[发明专利]功率放大器电路

权利要求书

1.一种放大器电路，包括：

一个或多个放大器级，所述一个或多个放大器级的每一个放大器级包括互补晶体管配置，所述互补晶体管配置包括：

NMOS晶体管，具有被电耦合到输入节点的栅极端子、被电耦合到接地的源极端子、以及通过第一电感性阻抗元件而被电耦合到第一供应电压的漏极端子，所述输入节点被配置为接收输入信号；以及

PMOS晶体管，具有被电耦合到所述输入节点的栅极端子、被电耦合到第二供应电压的源极端子、以及通过第二电感性阻抗元件而被电耦合到接地的漏极端子，所述NMOS晶体管被并联地电耦合到所述PMOS晶体管；以及

输出放大器级，被电耦合到所述一个或多个放大器级的输出，所述输出放大器级包括非互补晶体管配置，所述非互补晶体管配置包括一个或多个NMOS晶体管或PMOS晶体管。

2.根据权利要求1所述的放大器电路，其中所述第一电感性阻抗元件和所述第二电感性阻抗元件被电感性地耦合。

3.根据权利要求1所述的放大器电路，其中所述NMOS晶体管和所述PMOS晶体管的输出被电耦合，以通过一个或多个电抗元件来提供共同输出信号。

4.根据权利要求3所述的放大器电路，其中所述一个或多个电抗元件包括第一电抗元件和第二电抗元件，所述第一电抗元件被电耦合在所述NMOS晶体管的所述漏极端子与输出节点之间，所述第二电抗元件被电耦合在所述PMOS晶体管的所述漏极端子与所述输出节点之间。

5.根据权利要求3所述的放大器电路，其中所述一个或多个电抗元件包括一个或多个变压器。

6.根据权利要求1所述的放大器电路，还包括第一DC阻断电容器和第二DC阻断电容器，所述第一DC阻断电容器被电耦合在所述输入节点与所述NMOS晶体管的所述栅极端子之间，所述第二DC阻断电容器被电耦合在所述输入节点与所述PMOS晶体管的所述栅极端子之间。

7.根据权利要求1所述的放大器电路，其中所述NMOS晶体管是第一NMOS晶体管，并且其中所述PMOS晶体管是第一PMOS晶体管，其中所述输入节点是被配置为接收差分信号的第一输入信号的第一输入节点，并且其中所述一个或多个放大器级的每一个放大器级还包括：

第二NMOS晶体管，具有被电耦合到第二输入节点的栅极端子、被电耦合到接地的源极端子、以及通过第三电感性阻抗元件而被电耦合到所述第一供应电压的漏极端子，所述第二输入节点被配置为接收所述差分信号的第二输入信号；以及

第二PMOS晶体管，具有被电耦合到被配置为接收所述差分信号的所述第二输入信号的所述第二输入节点的栅极端子、被电耦合到所述第二供应电压的源极端子、以及通过第四电感性阻抗元件而被电耦合到接地的漏极端子。

8.根据权利要求7所述的放大器电路，其中所述第一电感性阻抗元件、所述第二电感性阻抗元件、所述第三电感性阻抗元件和所述第四电感性阻抗元件形成一个或多个变压器的一部分。

9.根据权利要求7所述的放大器电路，还包括级间匹配电路，所述级间匹配电路被耦合在所述一个或多个放大器级的级之间、或者被耦合在所述一个或多个放大器级与所述输出放大器级之间，所述级间匹配电路包括：

具有初级侧的变压器，所述初级侧在一侧上被串联电耦合到所述第一电感性阻抗元件，并且在另一侧上被串联电耦合到所述第三电感性阻抗元件；

第五电感性阻抗元件，被电耦合到所述变压器的次级侧的一侧，并且被配置为提供第一输出；以及

第六电感性阻抗元件，被电耦合到所述变压器的所述次级侧的另一侧，并且被配置为提供第二输出。

10.根据权利要求9所述的放大器电路，其中所述变压器是紧密耦合的变压器。