[发明专利]写入电平仲裁者电路

权利要求书

1.一种半导体装置，其包括：

存储器，其包括存储元件群组；

命令接口，其被配置成接收将数据写入到所述存储器的写入命令；

数据选通引脚，其被配置成接收数据选通以辅助将所述数据写入到所述存储器；

相位分割电路，其被配置成将所述数据选通分割成多个相位以供在将所述数据写入到所述存储器时使用；和

仲裁者电路，其被配置成检测所述多个相位中的哪个相位捕获用于所述写入命令的写入开始信号，其中所述仲裁者电路包括锁存器，所述锁存器被配置成：

在所述多个相位中的第一相位中接收脉冲的第一指示；和

在所述多个相位中的第二相位中接收脉冲的第二指示。

2.根据权利要求1所述的半导体装置，其中所述多个相位包括四个相位。

3.根据权利要求2所述的半导体装置，其中：

所述多个相位中的第一相位对应于所述数据选通的第一组脉冲的上升边沿；

所述多个相位中的第二相位对应于所述数据选通的所述第一组脉冲的下降边沿；

所述多个相位中的第三相位对应于所述数据选通的第二组脉冲的上升边沿，其中所述第二组脉冲中的每一脉冲在所述第一组脉冲中的两个脉冲之间发生；且

所述多个相位中的第四相位对应于所述数据选通的所述第二组脉冲的下降边沿。

4.根据权利要求1所述的半导体装置，其中所述锁存器被配置成：

在所述仲裁者电路的重置之后，当所述第一相位中的所述脉冲在所述第二相位中的所述脉冲之前发生时输出第三指示；或

在所述仲裁者电路的所述重置之后，当所述第二相位中的所述脉冲在所述第一相位中的所述脉冲之前发生时输出第四指示。

5.根据权利要求4所述的半导体装置，其中所述锁存器被配置成：

当所述锁存器输出所述第三指示时抑止所述第四指示；和

当所述锁存器输出所述第四指示时抑止所述第三指示。

6.根据权利要求1所述的半导体装置，其包括第一触发器，所述第一触发器被配置成接收所述第一相位中的所述脉冲并且当接收到所述第一相位中的所述脉冲时输出所述第一指示。

7.根据权利要求6所述的半导体装置，其包括第二触发器，所述第二触发器被配置成接收所述第二相位中的所述脉冲并且当接收到所述第一相位中的所述脉冲时输出所述第二指示。

8.根据权利要求1所述的半导体装置，其包括：

第一捕获触发器，其被配置成使用所述第一相位捕获所述写入开始信号；和

第二捕获触发器，其被配置成使用所述第二相位捕获所述写入开始信号。

9.根据权利要求8所述的半导体装置，其包括：

第一抑制触发器，其被配置成至少部分地基于所述第一指示而抑止所述第一捕获触发器的输出或传递所述第一捕获触发器的输出；和

第二抑制触发器，其被配置成至少部分地基于所述第二指示而抑止所述第二捕获触发器的输出或传递所述第二捕获触发器的输出。

10.根据权利要求9所述的半导体装置，其中对所述第一捕获触发器和所述第二捕获触发器的所述输出的所述抑制或传递至少部分地基于所述写入命令的前导的长度。