[发明专利]半导体工艺片及半导体封装体制造方法

说明书

本发明的半导体工艺片具备双面粘合片(10)和部分密封剂层(20)。双面粘合片(10)在其粘合面(10a、10b)间的层叠结构中包含基材(11)、粘合力降低型的粘合剂层(12)和例如压敏性的粘合剂层(13)。部分密封剂层(20)位于双面粘合片(10)的粘合面(10b)上。本发明的方法例如包括：对粘合面(10a)贴合于支撑体的半导体工艺片的部分密封剂层(20)安装多个半导体芯片的工序；使以包埋半导体芯片的方式供给的密封剂和部分密封剂层(20)固化而形成密封材料部的工序；使密封材料部与粘合面(10b)之间分隔的工序；在密封材料部上形成布线结构部的工序；及将密封材料部和布线结构部按每个半导体芯片进行分割的工序。所述半导体工艺片和方法适于效率良好地制造半导体封装体。

技术领域

本发明涉及可以用于半导体封装体的制造的半导体工艺片、及半导体封装体制造方法。

背景技术

在内部具有半导体元件的所谓半导体封装体的制造中，以往，有时在半导体元件每个元件被树脂材料密封后，在密封树脂表面形成与密封树脂内的半导体元件电连接的布线、外部电极。关于半导体封装体的制造技术，例如记载于下述的专利文献1中。

现有技术文献

专利文献

专利文献1：日本特开2017-88782号公报

发明内容

发明要解决的问题

半导体封装体的制造过程中，每个元件进行密封工序、布线形成工序等容易导致半导体封装体的制造工艺的烦杂化、成本的上升。有伴随半导体元件的小型化·高密度化的半导体封装体中的微细布线化·多端子化越进展，对每个元件进行密封工序、布线形成工序等所引起的制造成本等的影响越变大的倾向。

本发明是鉴于这种实际情况而想到的，其目的在于，提供适于效率良好地制造半导体封装体的半导体工艺片及半导体封装体制造方法。

用于解决问题的方案

根据本发明的第1方面，提供半导体工艺片。该半导体工艺片具备双面粘合片及部分密封剂层。双面粘合片具有第1粘合面及与第1粘合面相对的第2粘合面，在这些粘合面间具有至少包含粘合力降低型粘合剂层、粘合剂层、和位于它们之间的基材的层叠结构。粘合力降低型粘合剂层优选为加热发泡型粘合剂层或辐射线固化性粘合剂层。部分密封剂层以可剥离的方式密合于双面粘合片中的第2粘合面上。另外，双面粘合片的层叠结构中，例如，粘合力降低型粘合剂层比基材更靠近第1粘合面侧，粘合剂层比基材更靠近第2粘合面侧。该情况下，粘合力降低型粘合剂层可以为形成第1粘合面的层，粘合剂层可以为形成第2粘合面的层。或者，双面粘合片的层叠结构中，可以粘合力降低型粘合剂层比基材更靠近第2粘合面侧，粘合剂层比基材更靠近第1粘合面侧。该情况下，粘合力降低型粘合剂层可以为形成第2粘合面的层，粘合剂层可以为形成第1粘合面的层。这样的构成的本半导体工艺片如后面关于本发明的第2方面所述那样，可以在半导体封装体的制造过程中使用。

本半导体工艺片中的部分密封剂层优选为芯片电极包埋用粘接剂层。该情况下，芯片电极包埋用粘接剂层的厚度相对于包埋对象芯片电极的高度的比值优选为0.1～10、更优选为0.2～9。

本半导体工艺片中的部分密封剂层的厚度优选为1～300μm、更优选5～250μm、更优选为10～200μm。