[发明专利]用于减少浅沟槽隔离中的锥体形成的选择性蚀刻在审
| 申请号: | 201880070450.4 | 申请日: | 2018-12-12 |
| 公开(公告)号: | CN111295742A | 公开(公告)日: | 2020-06-16 |
| 发明(设计)人: | K·H·R·基尔姆泽;J·P·戴维斯 | 申请(专利权)人: | 德州仪器公司 |
| 主分类号: | H01L21/762 | 分类号: | H01L21/762 |
| 代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 林斯凯 |
| 地址: | 美国德*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用于 减少 沟槽 隔离 中的 锥体 形成 选择性 蚀刻 | ||
1.一种方法,其包括:
利用第一蚀刻参数在衬底的第一区域中蚀刻第一浅沟槽;以及
利用不同于所述第一蚀刻参数的第二蚀刻参数在所述衬底的位于所述第一区域之外的第二区域中蚀刻第二浅沟槽。
2.根据权利要求1所述的方法,其中:
所述第一蚀刻参数包含第一硅选择性比率;并且
所述第二蚀刻参数包含第二硅选择性比率,所述第二硅选择性比率低于所述第一硅选择性比率。
3.根据权利要求2所述的方法,其中:
所述第一硅选择性比率大于10;并且
所述第二硅选择性比率小于5。
4.根据权利要求2所述的方法,其中:
所述第一硅选择性比率限定去除硅材料相对于去除包含氧化物材料、氮化物材料和碳氢化合物材料中的至少一种的蚀刻延缓剂的第一比率;并且
所述第二硅选择性比率限定去除所述硅材料相对于去除包含所述氧化物材料、所述氮化物材料和所述碳氢化合物材料中的至少一种的所述蚀刻延缓剂的第二比率。
5.根据权利要求1所述的方法,其中:
所述第一蚀刻参数包含第一偏置功率;并且
所述第二蚀刻参数包含高于所述第一偏置功率的第二偏置功率。
6.根据权利要求1所述的方法,其中:
所述第一蚀刻参数包含所述第一浅沟槽的第一特征尺寸和所述第一区域的第一沟槽密度;并且
所述第二蚀刻参数包含所述第二浅沟槽的第二特征尺寸和所述第二区域的第二沟槽密度,所述第二特征尺寸大于所述第一特征尺寸,并且所述第二沟槽密度低于所述第一沟槽密度。
7.根据权利要求6所述的方法,其中:
所述第二浅沟槽的沟槽斜率大于85度。
8.根据权利要求1所述的方法,其中:
所述蚀刻所述第一浅沟槽包含执行第一等离子体时间蚀刻;并且
所述蚀刻所述第二浅沟槽包含在所述蚀刻所述第一浅沟槽之前或之后执行第二等离子体时间蚀刻。
9.根据权利要求1所述的方法,其进一步包括:
在所述蚀刻所述第一浅沟槽之前,在所述衬底之上图案化第一掩模以部分地暴露所述第一区域并且覆盖所述第二区域;
在所述蚀刻所述第一浅沟槽之后去除所述第一掩模;
在所述蚀刻所述第二浅沟槽之前,在所述衬底之上图案化第二掩模以部分地暴露所述第二区域并且覆盖所述第一区域;以及
在所述蚀刻所述第二浅沟槽之后去除所述第二掩模。
10.根据权利要求1所述的方法,其进一步包括:
在所述蚀刻所述第一浅沟槽和所述蚀刻所述第二浅沟槽之前,在所述第一区域和所述第二区域上方蚀刻介电层,
其中所述介电层包含氧化硅层、氮化硅层或碳氢化合物层中的至少一个。
11.一种方法,其包括:
利用第一硅选择性比率在衬底的第一区域中蚀刻第一浅沟槽;以及
利用第二硅选择性比率在所述衬底的位于所述第一区域之外的第二区域中蚀刻第二浅沟槽,所述第二浅沟槽的特征尺寸大于所述第一浅沟槽的特征尺寸,所述第二区域的沟槽密度低于所述第一区域的沟槽密度,所述第二硅选择性比率低于所述第一硅选择性比率。
12.根据权利要求11所述的方法,其中:
所述第一硅选择性比率大于10;并且
所述第二硅选择性比率小于5。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德州仪器公司,未经德州仪器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880070450.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





