[发明专利]用飞行中预取服务于CPU需求请求

说明书

为高速缓存中的未命中的指令请求可能在高速缓存系统正服务于对相同指令的待决预取时发生。常规上，通过比较记分板中所有条目的请求地址来检测特定高速缓存危险。程序存储器控制器将所分配通道存储在所述记分板中。程序存储器控制器比较(2305)需求请求的所述所分配通道与所有记分板条目的所述所分配通道。仅在所述所分配通道匹配(2306)时才发生所述高速缓存危险。在通道比较(2305，2306)之后，将需求请求地址仅与具有匹配通道的那些记分板条目的所述请求地址进行比较(2308)。在此时间期间不对其它地址比较器供电。此用以减少检测此高速缓存危险所需要的电力。

技术领域

此大体上涉及数字数据处理，且更确切地说，涉及高速缓存操作。

背景技术

常规数字数据处理器以非常快的时钟操作，且通常执行指令的速度比其从通用存储器中召回的速度快。对将指令提供到数字数据处理器的问题的已知解决方案称为指令高速缓存。数字数据处理系统以物理及计算接近性对需要指令控制的数据要素提供小的快速存储器。此小的快速存储器存储所需指令的子集。数字数据处理器常常循环地工作。如果指令循环的全部或大部分存储在高速缓存中，则数字数据处理器可保持以比从通用存储器重新调用要快的速率用指令馈送。

由于这些高速缓存方案，在实际需要之前确定将使用何指令是有帮助的。此类预取使得高速缓存能够预测对于指令的需要。在需要时，预取的指令可能已经存储在高速缓存中。

许多预取技术存在一些问题。举例来说，由CPU提取的需求可能在对相同指令的预取待决的同时发生。

发明内容

一种数字数据处理设备包含：中央处理单元核心；以及一级指令高速缓存。所述中央处理单元核心响应于程序指令而执行数据处理操作。所述中央处理单元核心在需要时经由请求地址发布对额外程序指令的指令请求。所述一级指令高速缓存在一级高速缓存行中暂时存储程序指令的子集。在所述中央处理单元请求请求地址处的指令时，所述一级指令高速缓存确定其是否在所述请求地址处存储所述指令。如果是，则所述一级指令高速缓存供应所述所请求程序指令。如果否，则所述一级指令高速缓存将所述请求地址供应到另一存储器以获得高速缓存服务。

所述包含分支预测器，其预测程序分支的所采取/未采取状态。在指令请求时，所述分支预测器计算且供应在指令存取之后在预测支路将脱离线性路径之前所请求的线性后续指令的数目的指令计数。

预取单元接收所述指令请求地址及所述指令计数。所述预取单元依序产生对在所述所请求指令之后的线性后续指令的高速缓存预取请求直到所述指令计数。

程序存储器控制器确定所述一级指令高速缓存是否存储所请求指令或所预取指令。如果所述高速缓存存储所请求指令，则将其从所述高速缓存供应到所述中央处理单元核心。如果所述高速缓存存储所预取指令，则所述程序存储器控制器不采取动作。

如果所述高速缓存不存储所请求指令或所预取指令，则所述程序控制器从另一存储器请求高速缓存服务。所述程序存储器控制器确定为所述请求地址分配的高速缓存通道。在所述高速缓存服务待决时，所述请求地址、所述对应的所分配高速缓存通道及请求识别码存储在记分板条目中。

在由指令请求触发预取的情况下，有可能在高速缓存系统正服务于对在所述高速缓存中未命中的后续指令的待决预取的同时出现对相同指令的指令请求。在此情境中，产生对所述指令请求的高速缓存服务请求会造成冗余操作。此举否定了待决预取的价值。常规上，通过比较指令请求的指令请求地址与记分板中所有条目的请求地址来检测特定高速缓存危险。由于地址大小及记分板条目的数目，此可能需要相当大的电力。如果检测到高速缓存危险，则修改记分板条目以将待决预取改变为需求提取。因此，通过返回到待决预取来服务于稍后出现的指令请求。如果未检测到危险，则程序存储器控制器请求对所述需求请求的高速缓存服务。