[发明专利]用于实现具有闪存存储器的可配置的卷积神经网络的系统和方法

说明书

本公开提供了一种具有按行和列布置的存储器单元的存储器阵列。每个存储器单元包括：源极区和漏极区，其中沟道区位于该源极区和漏极区之间；设置在第一沟道区部分上方的浮栅；以及设置在第二沟道区部分上方的第二栅极。多条位线各自沿着该列中的一列延伸并且电连接到该列中的存储器单元中的第一组一个或多个存储器单元的漏极区，并且与该列中的存储器单元中的第二组一个或多个存储器单元的漏极区电隔离。多条源极线各自电连接到该列或该行中的一者中的存储器单元的源极区。多条栅极线各自电连接到该列或该行中的一者中的存储器单元的第二栅极。

相关专利申请

本申请要求于2017年9月15日提交的美国临时申请号62/558,984和2018年8月21日提交的美国专利申请号16/107,282的权益。

技术领域

本发明涉及神经网络。

背景技术

人工神经网络模拟生物神经网络(动物的中枢神经系统，特别是大脑)，这些人工神经网络用于估计或近似可取决于大量输入并且通常已知的功能。人工神经网络通常包括互相交换消息的互连“神经元”层。图1示出了人工神经网络，其中圆圈表示输入或神经元的层。连接部(称为突触)用箭头表示，并且具有可以根据经验进行调整的数值权重。这使得神经网络适应于输入并且能够学习。通常，神经网络包括多个输入的层。通常存在神经元的一个或多个中间层，以及提供神经网络的输出的神经元的输出层。处于每一级别的神经元分别地或共同地根据从突触所接收的数据作出决定。

在开发用于高性能信息处理的人工神经网络方面的主要挑战中的一个挑战是缺乏足够的硬件技术。实际上，实际神经网络依赖于大量的突触，从而实现神经元之间的高连通性，即非常高的计算并行性。原则上，此类复杂性可通过数字超级计算机或专用图形处理单元集群来实现。然而，相比于生物网络，这些方法除了高成本之外，能量效率也很普通，生物网络主要由于其执行低精度的模拟计算而消耗更少的能量。CMOS模拟电路已被用于人工神经网络，但由于给定大量的神经元和突触，大多数CMOS实现的突触都过于庞大。

发明内容

前述问题和需要由多个存储器单元、位线、源极线和栅极线的存储器阵列来解决。多个存储器单元按行和列布置，其中存储器单元中的每个存储器单元包括：形成于半导体衬底中的间隔开的源极区和漏极区，其中沟道区在源极区和漏极区之间延伸；设置在沟道区的第一部分上方并与所述第一部分绝缘的浮栅；以及设置在沟道区的第二部分上方并且与所述第二部分绝缘的第二栅极。多条位线各自沿着所述列中的对应列延伸，其中对于所述位线中的每条位线及其对应列，位线电连接到对应列中的存储器单元中的第一组一个或多个存储器单元的漏极区，并且与对应列中的存储器单元中的第二组一个或多个存储器单元的漏极区电隔离。多条源极线各自电连接到所述列中的一列或所述行中的一行中的存储器单元中的至少一些存储器单元的源极区。多条栅极线各自电连接到所述列中的一列或所述行中的一行中的存储器单元中的至少一些存储器单元的第二栅极。

一种存储器阵列包括多个存储器单元、位线、源极线和栅极线。多个存储器单元按行和列布置，其中存储器单元中的每个存储器单元包括：形成于半导体衬底中的间隔开的源极区和漏极区，其中沟道区在源极区和漏极区之间延伸；设置在沟道区的第一部分上方并与所述第一部分绝缘的浮栅；以及设置在沟道区的第二部分上方并与所述第二部分绝缘的第二栅极。多条源极线各自沿着所述行或所述列中的对应一者延伸，其中对于源极线中的每条源极线及其对应一行或一列，源极线电连接到对应一行或一列中的存储器单元中的第一组一个或多个存储器单元的源极区，并且与对应一行或一列中的存储器单元中的第二组一个或多个存储器单元的源极区电隔离。多条位线各自电连接到所述列中的一列中的存储器单元中的至少一些存储器单元的漏极区。多条栅极线各自电连接到所述列中的一列或所述行中的一行中的存储器单元中的至少一些存储器单元的第二栅极。