[发明专利]用于集成电路的无毛刺宽供电范围收发器

说明书

示例接收机包括：焊盘分离器电路(304)，被耦合至焊盘(302)，焊盘分离器电路被配置为生成第一逻辑信号(pad_top)和第二逻辑信号(pad_bot)；宽范围接收机(306)，被耦合至焊盘分离器电路以接收第一逻辑信号和第二逻辑信号，宽范围接收机包括第一施密特触发器(306HV)接收机和第二施密特触发器接收机(306HV)的组合；控制电路(312)，被耦合至焊盘分离器电路和宽范围接收机；以及偏置生成器电路(308)，被耦合至焊盘分离器电路和宽范围接收机。

技术领域

本公开的示例大体上涉及电子电路，并且特别地，涉及用于集成电路的无毛刺宽供电范围收发器。

背景技术

集成电路(IC)中的输入/输出(IO)电路可以支持要求宽供电范围的多种IO标准。IC制造技术的进步导致IO晶体管具有跨其任何两个端子的较低的电压极限。因此，设计可以跨宽供电范围适应多种IO标准的IO电路变得越来越具挑战性。解决这个挑战的一种技术是将宽供电范围分为高电压范围和低电压范围。在高电压和低电压模式下，可以使用两个不同的数据路径来驱动IO焊盘。类似地，在高电压和低电压模式下，可以使用两个不同的接收机从IO焊盘接收数据。但是，当从一种模式切换到另一种模式(从高到低或从低到高)时，这种实现可能会导致在IO焊盘处和接收机的输出处出现毛刺。这种毛刺是由于两个数据路径的关闭和开启的延迟不匹配造成的。这种毛刺可能引起不期望的状态改变、复位和功能故障。

发明内容

在示例中，发射机包括：输入电路，被配置为将逻辑信号耦合至第一节点和第二节点；第一电平移位器，具有被耦合至第一节点的输入；第一前置驱动器，具有被耦合至第一电平移位器的输出的输入；第二电平移位器，具有被耦合至第二节点的输入；第二前置驱动器，具有被耦合至第二电平移位器的输出的输入，第二前置驱动器被配置为生成输出信号，该输出信号在第一模式中具有的第一电压摆幅并且在第二模式中具有第二电压摆幅；以及驱动器，其包括顶部p沟道晶体管、底部p沟道晶体管、顶部n沟道晶体管和底部n沟道晶体管的堆叠，被耦合在供电节点和接地节点之间，顶部p沟道晶体管的栅极被耦合为接收第二前置驱动器的输出信号，底部n沟道晶体管的栅极被耦合至第一前置驱动器的输出，以及底部p沟道晶体管和顶部n沟道晶体管的栅极被耦合为分别接收第一偏置电压和第二偏置电压。

在一些实施例中，第二电平移位器可以被配置为执行逻辑信号的第一电平移位以生成第一逻辑信号，并且执行逻辑信号的第二电平移位以生成第二逻辑信号。第二电平移位器的输出可以包括第一逻辑信号和第二逻辑信号。

在一些实施例中，第二前置驱动器可以包括第一p沟道晶体管、第二p沟道晶体管、第一n沟道晶体管和第二n沟道晶体管的堆叠，被耦合在供电节点和参考节点之间。第一p沟道晶体管的栅极可以接收第一逻辑信号，第二n沟道晶体管的栅极可以接收第二逻辑信号，并且第二p沟道晶体管和第一n沟道晶体管的栅极分别可以接收第一偏置电压和第二偏置电压。

在一些实施例中，第二前置驱动器可以包括第三p沟道晶体管和第三n沟道晶体管，被耦合在第二p沟道晶体管和第一n沟道晶体管之间。第三p沟道晶体管的栅极可以被耦合至第三n沟道晶体管的源极和第一n沟道晶体管的漏极。第三n沟道晶体管的栅极可以被耦合至第三p沟道晶体管的源极和第二p沟道晶体管的漏极。

在一些实施例中，第二前置驱动器可以包括被耦合在第二n沟道晶体管和参考节点之间的转换控制电路。

在一些实施例中，第二前置驱动器可以包括被耦合在第一p沟道晶体管栅极与第二n沟道晶体管栅极之间的传输门。传输门可以包括被耦合为接收第一使能信号的第一控制端子和被耦合为接收第二使能信号的第二控制端子。

在一些实施例中，第二前置驱动器可以包括第四n沟道晶体管和第五n沟道晶体管，被耦合在第一p沟道晶体管漏极与第二n沟道晶体管漏极之间。第四n沟道晶体管的栅极可以被耦合为接收第二偏置电压，并且第五n沟道晶体管的栅极可以被耦合为接收第一使能信号。