[发明专利]用于集成电路的无毛刺宽供电范围收发器有效
申请号: | 201880058691.7 | 申请日: | 2018-09-10 |
公开(公告)号: | CN111066249B | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | S·埃卡姆巴拉姆;V·P·B·阿库拉提;M·戈尔;H·B·迪贝 | 申请(专利权)人: | 赛灵思公司 |
主分类号: | H03K19/0185 | 分类号: | H03K19/0185 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 郭星 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 集成电路 毛刺 供电 范围 收发 | ||
1.一种发射机,包括:
输入电路,被配置为将逻辑信号耦合至第一节点和第二节点;
第一电平移位器,具有被耦合至所述第一节点的输入;
第一前置驱动器,具有被耦合至所述第一电平移位器的输出的输入;
第二电平移位器,具有被耦合至所述第二节点的输入,所述第二电平移位器被配置为执行所述逻辑信号的第一电平移位以生成第一逻辑信号,以及执行所述逻辑信号的第二电平移位以生成第二逻辑信号,并且其中所述第二电平移位器的输出包括所述第一逻辑信号和所述第二逻辑信号;
第二前置驱动器,具有被耦合至所述第二电平移位器的输出的输入,所述第二前置驱动器被配置为生成输出信号,所述输出信号在第一模式中具有第一电压摆幅并且在第二模式中具有第二电压摆幅,所述第二前置驱动器包括:第一p沟道晶体管、第二p沟道晶体管、第一n沟道晶体管和第二n沟道晶体管的堆叠,被耦合在供电节点和参考节点之间,所述第一p沟道晶体管的栅极接收所述第一逻辑信号,所述第二n沟道晶体管的栅极接收所述第二逻辑信号,以及所述第二p沟道晶体管和所述第一n沟道晶体管的栅极分别接收第一偏置电压和第二偏置电压;以及
驱动器,包括顶部p沟道晶体管、底部p沟道晶体管、顶部n沟道晶体管和底部n沟道晶体管的堆叠,所述堆叠被耦合在供电节点和接地节点之间,所述顶部p沟道晶体管的栅极被耦合为接收所述第二前置驱动器的所述输出信号,所述底部n沟道晶体管的栅极被耦合至所述第一前置驱动器的输出,以及所述底部p沟道晶体管和所述顶部n沟道晶体管的栅极被耦合为分别接收第一偏置电压和第二偏置电压。
2.根据权利要求1所述的发射机,其中所述第二前置驱动器包括:
第三p沟道晶体管和第三n沟道晶体管,被耦合在所述第二p沟道晶体管和所述第一n沟道晶体管之间,所述第三p沟道晶体管的栅极被耦合至所述第三n沟道晶体管的源极和所述第一n沟道晶体管的漏极,所述第三n沟道晶体管的栅极被耦合至所述第三p沟道晶体管的源极和所述第二p沟道晶体管的漏极。
3.根据权利要求1所述的发射机,其中所述第二前置驱动器包括:
转换控制电路,被耦合在所述第二n沟道晶体管和所述参考节点之间。
4.根据权利要求1所述的发射机,其中所述第二前置驱动器包括:
传输门,被耦合在所述第一p沟道晶体管的所述栅极和所述第二n沟道晶体管的栅极之间,所述传输门包括被耦合为接收第一使能信号的第一控制端子和被耦合为接收第二使能信号的第二控制端子。
5.根据权利要求4所述的发射机,其中所述第二前置驱动器包括:
第四n沟道晶体管和第五n沟道晶体管,被耦合在所述第一p沟道晶体管的漏极与所述第二n沟道晶体管的漏极之间,所述第四n沟道晶体管的栅极被耦合为接收所述第二偏置电压,以及所述第五n沟道晶体管的栅极被耦合为接收所述第一使能信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赛灵思公司,未经赛灵思公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880058691.7/1.html,转载请声明来源钻瓜专利网。