[发明专利]半导体装置、存储装置及电子设备

说明书

提供一种位线寄生电容得到降低的存储装置。该存储装置包括与位线电连接的读出放大器及层叠在读出放大器上的存储单元阵列。存储单元阵列包括多个存储单元。多个存储单元分别与位线电连接。存储单元阵列内没有设置位线的引绕部分。因此，可以缩短位线，从而可以降低位线寄生电容。

技术领域

本发明的一个方式涉及一种存储装置及使用该存储装置的半导体装置。注意，本发明的一个方式不局限于上述技术领域。

本说明书中的半导体装置是指能够通过利用半导体特性而工作的所有装置。并且，本说明书中的半导体装置是指包括半导体元件(晶体管、二极管等)的电路及包括该电路的装置等。例如，电子电路、具备该电子电路的芯片是半导体装置的一个例子。存储装置、显示装置、发光装置、照明装置、电光装置以及电子设备等是半导体装置的一个例子。

背景技术

DRAM(Dynamic Random Access Memory：动态随机存取存储器)通过对电容器蓄积电荷储存数据。因此，控制对电容器的电荷供应的写入晶体管的关态电流(off-statecurrent)越小，能够确保的保持数据的期间越长，而可以降低刷新工作的频度，所以是优选的。

另一方面，作为晶体管的一种已知半导体层中含有金属氧化物半导体(优选为含有In、Ga及Zn的氧化物半导体)的晶体管。已知半导体层中含有金属氧化物半导体的晶体管的关态电流极低。注意，在本说明书中有时将半导体层中含有金属氧化物的晶体管称为氧化物半导体晶体管、金属氧化物晶体管或OS晶体管等。

通过采用OS晶体管可以提供具有良好的保持特性的存储装置。另外，有时将作为存储单元使用OS晶体管的存储装置称为氧化物半导体存储装置、金属氧化物存储装置等。例如，专利文献1中记载了通过将外围电路与存储单元阵列层叠可以使金属氧化物存储电路微型化的方法。

[先行技术文献]

[专利文献]

[专利文献1]日本专利申请公开第2012-256820号公报

发明内容

发明所要解决的技术问题

为了提高计算系统的性能并降低功耗而需要降低DRAM等存储装置的功耗、提高其工作速度、微型化、提高其存储容量等。

本发明的一个方式的目的是降低半导体装置的功耗、提高其工作速度、微型化、提高其存储容量、简化制造工序。

上述目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现上述所有目的。上述目的以外的目的可以显而易见地从说明书、附图、权利要求书等的描述中看出，并且可以从该描述中抽取上述目的以外的目的。

解决技术问题的手段

(1)本发明的一个方式的半导体装置包括设置有第一布线及第一晶体管的第一电路以及设置有第二晶体管的第二电路。其中，第二电路层叠在第一电路上，第一晶体管和第二晶体管与第一布线电连接，第二电路没有设置第一布线的引绕部。

(2)本发明的一个方式的半导体装置包括第一电路及第二电路。其中，第一电路包括第一晶体管以及与第一晶体管电连接的第一布线。第二电路包括导电体以及通过导电体与第一布线电连接的第二晶体管。导电体具有与第二晶体管的半导体层的底面接触的部分。

(3)在上述本发明的一个方式的(1)或(2)中，第二晶体管的半导体层包含金属氧化物。

在本说明书等中，有时为了表示顺序而附记“第一”、“第二”、“第三”等序数词。或者，有时为了避免构成要素的混淆而附记序数词。在此情况下，序数词不限定构成要素的个数。例如，可以将“第一”调换为“第二”或“第三”来说明本发明的一个方式。