[发明专利]模制芯片组合

说明书

公开了各种模制芯片组合以及其制造方法。在一个方面，提供一种模制芯片组合，所述模制芯片组合包括：第一半导体芯片(20)，所述第一半导体芯片具有第一PHY区(75)；第二半导体芯片(19)，所述第二半导体芯片具有第二PHY区(65)；互连芯片(85)，所述互连芯片将所述第一PHY区互连到所述第二PHY区；以及模制件(25)，所述模制件将所述第一半导体芯片、所述第二半导体芯片和所述互连芯片接合在一起。

发明背景

常规类型的多芯片模块包括并排安装在载体基板上或在一些情况下安装在中介层(所谓的“2.5D”)上(即，依次安装在载体基板上)的两个半导体芯片。半导体芯片被倒装芯片地安装到载体基板，并且通过相应的多个焊料接头与其互连。载体基板具备多个电路径以为半导体芯片提供用于芯片间供电、接地和信号传播以及来自中介层自身的输入/输出的输入/输出路径。所述半导体芯片包括相应的底填材料层，以减少由于芯片、中介层和焊料接头的热膨胀系数的差异而引起的差分热膨胀的影响。

基于2.5D中介层的多芯片模块的一个常规变体使用具有多个内部导体迹线的硅中介层以实现中介层上的并排安装的两个芯片之间的互连。所述中介层被制造成具有许多穿硅通孔(TSV)，以提供所安装的芯片与在其上安装中介层的封装基板之间的路径。使用大量处理步骤来制造TSV和迹线。

另一常规的多芯片模块技术是2D晶片级扇出(或2D WLFO)。常规的2D WLFO技术是基于将裸片嵌入到模制晶片中，还称为“晶片重建”。通过标准的晶片级处理流来处理模制晶片以产生最终的集成电路组件结构。裸片的有效表面与模具化合物共面，从而允许使用常规的再分配层(RDL)处理将导电铜迹线和焊料球衬垫“扇出”到模制区域中。常规的3DWLFO使2D技术扩展到多芯片堆叠中，其中将第二封装基板安装在2D WLFO上。

一些其他常规设计使用嵌入式互连桥(EMIB)。这些通常是嵌入封装基板的上部段中的硅桥芯片(但偶尔是仅具有顶侧输入端/输出端的有机小芯片)。

附图说明

在阅读了以下详细描述并且参考附图之后，本发明的前述和其他优势将变得显而易见，附图中：

图1是包括示例性模制芯片组合的示例性半导体芯片装置的示图；

图2是在截面2-2处取得的图1的截面图；

图3是以增加的放大倍率示出的图2的一部分；

图4是描绘示例性临时多芯片安装的截面图；

图5是描绘示例性临时多芯片安装的截面图；

图6是描绘多个芯片的示例性模制的截面图；

图7是描绘芯片的额外处理的截面图；

图8是描绘芯片的额外处理的截面图；

图9是描绘芯片的额外处理的截面图；

图10是描绘芯片的额外处理的截面图；

图11是以更大的放大倍率描绘图10的一部分的截面图；

图12是描绘芯片的额外处理的截面图；

图13是描绘芯片的额外处理的截面图；

图14是以更大的放大倍率描绘图13的一部分的截面图；

图15是描绘芯片上的互连芯片的示例性安装的截面图；

图16是以更大的放大倍率描绘图15的一部分的截面图；

图17是描绘芯片的额外处理的截面图；

图18是描绘芯片的额外处理的截面图；

图19是描绘芯片的额外处理的截面图；