[发明专利]测试装置

说明书

揭示一种用于测试待测试对象的电特性的测试装置。所述测试装置包括：测试电路板，包括绝缘基底基板、多个信号接触点及基板屏蔽部分，所述绝缘基底基板形成有印刷电路，所述多个信号接触点连接至所述印刷电路且向待测试对象施加测试信号，所述基板屏蔽部分在所述基底基板的厚度方向上形成于所述多个信号接触点之间；以及测试插座，包括多个信号引脚及导电区块，所述多个信号引脚接触所述多个信号接触点，所述导电区块以不接触的方式支撑所述多个信号引脚。此使得当高频高速半导体经历测试时在用于施加测试信号的各线路之间达成牢靠的噪音屏蔽，藉此提高测试的可靠性。

技术领域

本发明涉及一种用于测试例如半导体等待测试高频高速装置的电特性的测试装置。

背景技术

为测试例如半导体等待测试对象的电特性，测试装置已采用用于支撑测试探针的探针插座及用于接触测试探针并施加测试信号的测试电路板。随着高频高速半导体的间距(pitch)减小且容许电流(allowable current)增大，在探针插座的各信号探针之间进行噪音屏蔽已变得非常重要。

图5示出传统测试装置10，传统测试装置10包括用于支撑信号探针22的探针插座20及放置于探针插座20下方并提供测试信号的测试电路板30。在探针插座20中，信号探针12被插入工程塑胶区块(engineering plastic block)中并执行测试。此外，测试电路板30包括形成于绝缘介电基板上且传输测试信号的导电柱32及信号接垫34。当需要具有高隔离度(high isolation)的高频高速半导体及类似对象经历测试时，在探针插座20的各个相邻的信号探针22之间使用导电接地本体作为屏蔽件。然而，测试电路板30是由绝缘基板制成，且因此在导电柱32之间及信号接垫34之间仍会出现串扰(cross-talk)问题。为提高测试可靠性，需要进行维修以降低高频高速半导体中各信号线之间的隔离损耗(isolationloss)。

发明内容

技术问题

本发明的实施例旨在解决传统问题，并提供一种可通过高隔离度来降低高频高速半导体中各信号线之间的串扰的测试装置。

解决技术问题的方法

根据本发明的实施例，提供一种测试装置。所述测试装置包括：测试电路板，包括绝缘基底基板、多个信号接触点及基板屏蔽部分，所述绝缘基底基板形成有印刷电路，所述多个信号接触点连接至所述印刷电路且向所述待测试对象施加测试信号，所述基板屏蔽部分在所述基底基板的厚度方向上形成于所述多个信号接触点之间；以及测试插座，包括多个信号引脚及导电区块，所述多个信号引脚接触所述多个信号接触点，所述导电区块以不接触的方式支撑所述多个信号引脚。根据本发明的测试装置使得在于测试电路板中造成噪音的各信号线之间达成更牢靠的噪音屏蔽，藉此提高测试的可靠性。

所述基底基板可包括形成于厚度方向上的屏蔽凹槽，且所述基板屏蔽部分可填充于所述屏蔽凹槽中。

所述基板屏蔽部分可环绕所述信号接触点排列。

所述基板屏蔽部分可包括导电弹性体。

所述信号接触点可包括填充于穿透所述基底基板的贯通孔中的导电柱，且所述基板屏蔽部分可环绕所述导电柱。

所述基板屏蔽部分可作为单一本体自所述导电区块延伸。

发明技术效果

根据本发明的测试装置可在高频高速半导体中各信号线之间通过高隔离度而具有较低的串扰特性。

附图说明

图1是根据本发明第一实施例的测试装置的分解立体图。

图2是图1中的测试装置的分解剖视图。

图3是图1中的测试装置的耦合剖视图。

图4是根据本发明第二实施例的测试装置的分解剖视图。