[发明专利]差分忆阻电路

说明书

本发明涉及一种差分忆阻电路(27)。所述电路包括(a)归一化器(11)；(b)第一忆阻器(D_pos)，其连接在第一顶部节点(V_topp)和第一底部节点(V_botp)之间，所述第一忆阻元件(D_pos)具有第一可调电阻值；(c)第一开关(S1)，其连接在第一底部节点(V_botp)和归一化器之间；(d)第二忆阻器(D_neg)，其连接在第二顶部节点(V_topn)和第二底部节点(V_botn)之间，所述第二忆阻器(D_neg)具有第二可调电阻值；(e)第二开关(S2)，其连接在第二底部节点(V_botn)和归一化器之间；以及(f)一组电压源(3、5、13、19)，其被配置为产生大于0V的电压。这组电压源(3、5、13、19)在第一忆阻器(D_pos)上产生第一电压值，在第二忆阻器(D_neg)上产生第二电压值。第一输出信号取决于第一可调电阻值，而第二输出信号取决于第二可调电阻值。获得忆阻电路网输出信号，作为第一输出信号和第二输出信号之间的差值。

技术领域

本发明涉及一种差分忆阻电路，其可用于例如人工神经网络。本发明还涉及一种操作该电路的方法。

背景技术

纳米电子技术的进步导致了一种称为忆阻器的新型装置的诞生。尽管几十年前就已经设想出来，但直到最近，在摩尔标度律即将结束的时候，这些装置才显示出维持电子技术进步的潜力。忆阻器是一种非线性无源双端电气元件。忆阻器是一种电气元件，该电气元件限制或调整电路中的电流，并记住先前流过电路的电荷量。忆阻器是有用的，因为忆阻器是非易失性的，即，在没有电源的情况下保持存储器。

自2008年制造第一忆阻装置以来，研究操作主要集中在解决传统存储器和计算应用需求上。然而，近年来，还研究了用于实现人工神经网络架构和基于尖峰或基于事件的神经形态架构的忆阻装置。例如，已知使用忆阻装置作为突触，并且使用尖峰时序相关塑性(STDP)型机制来编程存储单元。在大多数这些设计中，更新机制包括在忆阻装置的终端上产生重叠脉冲，使得目标装置上的有效电压差超过开关阈值。非目标装置上的电压保持低于开关阈值，并且保持不变。这种机制非常适合基于STDP的学习，但对于基于梯度下降等其他机制的学习来说并不是最佳的。还提出将其中一个终端保持在固定的直流(DC)电位，并且通过在另一终端上施加电压脉冲来对装置进行编程。这种方法更易于实现基于梯度下降的学习。其他解决方案也是已知的。这些解决方案使用基于梯度下降的学习规则来编程具有忆阻突触的神经网络。

无论怎么应用，以快速和节能的方式对忆阻装置进行感测和编程对于各种使用情况都是有用的，从传统的数字存储器到混合模拟/数字神经形态突触。已经提出了几种方法来感测忆阻装置的电导。例如，已经提出了通过使用利用运算放大器反馈电路控制其终端上的电压的电路来感测忆阻装置。还提出了一种通过在反馈配置中使用电压放大器将装置的电阻与参考电阻元件进行比较来感测装置状态的方法。还已知使用两个电压放大器来创建反馈电路，该反馈电路产生输出电流，该输出电流与当忆阻装置的两个终端箝位到受控电压时由忆阻装置产生的电流成比例。

已知的忆阻电路的问题在于，忆阻电路具有相当高的忆阻装置电导可变性。此外，至少一些已知的解决方案需要参考装置或有源元件(例如，运算放大器)来感测。此外，对于许多已知的解决方案来说，系统级的高电流消耗仍然是一个问题，并且许多解决方案也具有小的动态范围。

发明内容

因此，本发明的目的是克服与忆阻电路相关的至少一些上述限制。

根据本发明的第一方面，提供了根据权利要求1所述的忆阻电路。