[发明专利]差分忆阻电路在审
| 申请号： | 201880048643.X | 申请日： | 2018-07-22 |
| 公开（公告）号： | CN111194467A | 公开（公告）日： | 2020-05-22 |
| 发明（设计）人： | 贾科莫·因迪韦里;摩奴·维杰亚兰加·尼尔 | 申请（专利权）人： | 苏黎世大学 |
| 主分类号： | G11C13/00 | 分类号： | G11C13/00 |
| 代理公司： | 北京细软智谷知识产权代理有限责任公司 11471 | 代理人： | 郭冠亚 |
| 地址： | 瑞士*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 差分忆阻 电路 | ||
1.一种差分忆阻电路(27)，包括：
归一化器(11)，包括第一归一化电路输入节点、第二归一化电路输入节点、第一归一化电路输出节点(15)和第二归一化电路输出节点(21)，所述归一化电路(11)被配置为缩放第一输入信号和第二输入信号，以分别产生第一输出信号和第二输出信号；
第一忆阻元件(Dpos)，其连接在第一电路节点(Vtopp)和第一归一化电路输入节点之间，所述第一忆阻元件(Dpos)的特征在于第一可调电阻值；
第二忆阻元件(Dneg)，其连接在第二电路节点(Vtopn)和第二归一化电路输入节点(Vbotn)之间，所述第二忆阻元件(Dneg)的特征在于第二可调电阻值；以及
一组电压源(3、5、13、19)，其被配置为产生大于0V的电压，这组电压源(3、5、13、19)被配置为在第一忆阻元件(Dpos)上产生第一电压值，在第二忆阻元件(Dneg)上产生第二电压值，
其中，第一输出信号取决于第一可调电阻值，而第二输出信号取决于第二可调电阻值，并且其中，忆阻电路网输出信号取决于第一输出信号和第二输出信号。
2.根据权利要求1所述的差分忆阻电路(27)，其中，所述差分忆阻电路(27)是电流模式电路，其中，所述第一输出信号是第一电流输出信号，所述第二输出信号是第二电流输出信号。
3.根据权利要求1或2所述的差分忆阻电路(27)，其中，所述归一化电路(11)包括在第一归一化电路输入节点和第一归一化电路输出节点(15)之间的第一缩放电流镜以及在第二归一化电路输入节点和第二归一化电路输出节点(21)之间的第二缩放电流镜(M3、M4)。
4.根据权利要求3所述的差分忆阻电路(27)，其中，所述第一缩放镜(M1、M2)连接到被配置为产生大于0V的电压值的第一缩放电流镜电压源(13)，而所述第二缩放镜(M3、M4)连接到被配置为产生大于0V的电压值的第二缩放电流镜电压源(19)。
5.根据前述权利要求中任一项所述的差分忆阻电路(27)，其中，所述第一电路节点(Vtopp)连接到第一开关电路，以选择性地将第一电路节点(Vtopp)连接到第一电压源(VRD、VST)，而第二电路节点(Vtopn)连接到第二开关电路，以选择性地将第二电路节点(Vtopn)连接到第二电压源(VRD、VST)。
6.根据前述权利要求中任一项所述的差分忆阻电路(27)，其中，所述第一忆阻元件(Dpos)连接到第一电路节点(Vtopp)和第三电路节点(Vbotp)，所述第三电路节点连接到第三开关电路，以选择性地将第三电路节点(Vbotp)连接到第三电压源(VRST、VS)，而第二忆阻元件(Dneg)连接到第二电路节点(Vtopn)和第四电路节点(Vbotn)，所述第四电路节点连接到第四开关电路，以选择性地将第四电路节点(Vbotn)连接到第四电压源(VRST、VS)。
7.根据权利要求6所述的差分忆阻电路(27)，其中，所述第三开关电路包括限制通过所述第一忆阻元件(Dpos)的电流的第一限流元件(C1)，并且所述第四开关电路包括限制通过所述第二忆阻元件(Dneg)的电流的第二限流元件(C2)。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏黎世大学，未经苏黎世大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201880048643.X/1.html，转载请声明来源钻瓜专利网。
