[发明专利]用于多电平信令的输出驱动器

说明书

本发明提供一种多电平信令接口的驱动器。所述驱动器可经配置以使用不同极性的开关组件减少所述驱动器产生的多电平信号(例如，脉冲幅度调制信号)中的噪声。所述驱动器可包含上拉电路和/或下拉电路。所述上拉电路和所述下拉电路可包含第一极性的至少一个开关组件(例如，nmos晶体管)和不同于所述第一极性的第二极性的至少一个开关组件(例如，pmos晶体管)。上拉电路和下拉电路的此一配置可产生所述驱动器的输出的输出电流和输出电压之间更具线性的关系，进而改进所述多电平信号的一或多个特性。

交叉引用

本专利申请案主张Butterfield在2018年1月11申请的标题为“用于多电平信令的输出驱动器(Output Driver For Multi-Level Signaling)”的美国专利申请案第15/868,797号的优先权，所述美国专利申请案主张Butterfield在2017年8月7日申请的标题为“用于多电平信令的输出驱动器(Output Driver For Multi-Level Signaling)”的美国临时专利申请案第62/542,163号的权益，所述美国申请案中的每一个以全文引用的方式明确并入本文中。

背景技术

下文大体上涉及存储器装置中的输出驱动器，且更具体来说，涉及用于多电平信令的输出驱动器。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过程序设计存储器装置的不同状态来存储信息。举例来说，二进制装置具有两个状态，通常表示为逻辑“1”或逻辑“0”。在其它系统中，可存储两个以上状态。为了存取所存储的信息，电子装置的组件可读取或感测存储器装置中的所存储的状态。为了存储信息，电子装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。例如DRAM的易失性存储器装置除非被外部电源定期刷新，否则可能随时间丢失其存储的状态。FeRAM可使用与易失性存储器类似的装置架构，但归因于使用铁电电容器作为存储装置而可具有非易失性特性。因此，与其它非易失性和易失性存储器装置相比，FeRAM装置可具有改进的性能。

一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低功率消耗或降低制造成本等等。

附图说明

图1说明根据本公开的实施例的支持用于多电平信令的输出驱动器的存储器装置的实例。

图2说明根据本公开的实施例的支持用于多电平信令的输出驱动器的眼图的实例。

图3说明根据本公开的实施例的支持用于多电平信令的输出驱动器的发射电路的实例。

图4说明根据本公开的实施例的支持用于多电平信令的输出驱动器的驱动器的实例。

图5说明根据本公开的实施例的支持用于多电平信令的输出驱动器的驱动器的实例。

图6说明根据本公开的实施例的支持用于多电平信令的输出驱动器的驱动器的实例。

图7说明根据本公开的实施例的支持用于多电平信令的输出驱动器的驱动器组件的实例。

图8说明根据本公开的实施例的支持用于多电平信令的输出驱动器的输出图表的实例。

图9说明根据本公开的实施例的支持用于多电平信令的输出驱动器的眼图的实例。

图10说明根据本公开的实施例的支持用于多电平信令的装置的框图。