[发明专利]用于多电平信令的输出驱动器

权利要求书

1.一种电子存储器设备，其包括：

存储器单元阵列；

控制器，其与所述存储器单元阵列耦合；

驱动器，其与所述控制器耦合且经配置以产生多电平信号，使用具有与所述存储器单元阵列有关的至少三个电平的第一调制方案调制所述多电平信号，所述驱动器包含上拉电路，所述上拉电路包含具有第一栅极极性的第一开关组件和具有不同于所述第一栅极极性的第二栅极极性的第二开关组件。

2.根据权利要求1所述的设备，其中：

所述第一开关组件和所述第二开关组件经配置以产生相对于所述第一开关组件和所述第二开关组件的输出电压的线性输出电流。

3.根据权利要求1所述的设备，其中：

所述第一开关组件包括pmos晶体管且所述第二开关组件包括nmos晶体管。

4.根据权利要求1所述的设备，其中：

所述第一开关组件和所述第二开关组件与所述驱动器的共同电压源和输出节点并行耦合。

5.根据权利要求1所述的设备，其中所述驱动器另外包括：

下拉电路，其包含具有所述第一栅极极性的第三开关组件和具有所述第二栅极极性的第四开关组件。

6.根据权利要求5所述的设备，其中：

所述第三开关组件包括pmos晶体管且所述第四开关组件包括nmos晶体管。

7.根据权利要求5所述的设备，其中：

所述第三开关组件和所述第四开关组件与所述驱动器的共同接地节点和输出节点并行耦合。

8.根据权利要求5所述的设备，其中：

所述上拉电路的所述第一开关组件的栅极与所述下拉电路的所述第四开关组件的栅极耦合。

9.根据权利要求5所述的设备，其中：

所述上拉电路的所述第二开关组件的栅极与所述下拉电路的所述第三开关组件的栅极耦合。

10.根据权利要求1所述的设备，其中：

使用脉冲幅度调制PAM方案使所述多电平信号编码有信息。

11.一种方法，其包括：

识别待从存储器单元阵列读取的多个信息位；

使用驱动器至少部分地基于所述多个信息位产生多电平信号，使用具有至少三个电平的第一调制方案调制所述多电平信号，所述驱动器具有上拉电路，所述上拉电路包含具有第一栅极极性的第一开关组件和具有不同于所述第一栅极极性的第二栅极极性的第二开关组件；和

将所述多电平信号发射到存储器装置的控制器。

12.根据权利要求11所述的方法，其中所述驱动器包含下拉电路，所述下拉电路包含具有所述第一栅极极性的第三开关组件和具有所述第二栅极极性的第四开关组件。

13.根据权利要求12所述的方法，其中产生所述多电平信号另外包括：

在第一时间段期间启动所述第一开关组件；和

在与所述第一时间段重叠的第二时间段期间启动所述第二开关组件。

14.根据权利要求12所述的方法，其中产生所述多电平信号另外包括：

在第三时间段期间启动所述第三开关组件；和

在与所述第三时间段重叠的第四时间段期间启动所述第四开关组件。

15.根据权利要求12所述的方法，其另外包括：

使用所述第一开关组件和所述第二开关组件产生相对于所述第一开关组件、第二开关组件、第三开关组件和第四开关组件的输出电压的线性输出电流。