[发明专利]等离子处理装置在审
申请号: | 201880040149.9 | 申请日: | 2018-06-13 |
公开(公告)号: | CN110914951A | 公开(公告)日: | 2020-03-24 |
发明(设计)人: | 安德鲁·西蒙·霍尔·布鲁克斯;加雷思·亨尼根;吉安弗兰可·阿拉斯塔;希奥布翰·玛丽·伍拉德;理查德·安东尼·莱昂纳;沙林达·维克拉姆·辛格 | 申请(专利权)人: | 赛姆布兰特有限公司 |
主分类号: | H01J37/32 | 分类号: | H01J37/32;C23C16/455 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 杨文娟;臧建明 |
地址: | 英国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 等离子 处理 装置 | ||
一种等离子体处理装置,用于使用等离子体处理衬底,包括:在其中进行处理的处理室;用于向所述处理室提供等离子体的等离子体源;在所述处理室中用于保持所述衬底的衬底底座,该衬底底座包括具有多个孔的表面。
技术领域
本发明涉及一种使用等离子体处理衬底的等离子体处理装置。本发明的一个特定实施例涉及一种等离子体沉积装置,例如用于为诸如印刷电路板(PCB)的电子装置提供保形涂层。
背景技术
等离子体处理可以包括:例如等离子体沉积、等离子体表面活化、等离子体蚀刻和等离子体清洁。处理的类型取决于所产生的等离子体物质,该等离子体物质主要由所用的前体和/或进料气控制/调节。等离子体沉积是一种用于向诸如电子装置的衬底提供保形涂层的已知方法。等离子体表面活化是一种用于改变衬底的表面(例如能量)性质的已知方法。等离子蚀刻是一种用于在衬底中蚀刻图案例如来制造集成电路的已知方法。等离子清洁是一种从衬底表面去除材料的已知方法。等离子体处理装置通常包括处理室和用于在处理室内提供等离子体的等离子体源。衬底,例如PCB,被放置在室内并与等离子体相互作用,因此被处理。例如,在等离子体沉积的情况下,由等离子体形成的材料的涂层沉积在衬底上。
然而,等离子处理(例如,通过等离子沉积进行的保形涂层处理)的一个局限性在于整个衬底上的处理(例如,所形成的涂层的厚度)缺乏均匀性。例如,在等离子体沉积的情况下,涂层厚度可能根据处理室内的特定位置而发生不希望的变化。由于在单个衬底上的涂层厚度的变化,降低了涂层的质量,并且由于处理室内的不可用区域而降低了生产效率。
已知装置的另一个局限性是对于诸如气体的等离子体前体的给定输入的处理速率(例如,材料在衬底上的沉积速率),同时保持高质量和均匀性。
发明内容
本发明的目的是至少部分地解决上述问题。
本发明的一方面提供了一种等离子体处理装置,用于使用等离子体处理衬底,包括:在其中进行处理的处理室;以及用于向所述处理室提供等离子体的等离子体源;在所述处理室中用于保持所述衬底的衬底底座,该衬底底座包括具有多个孔的表面。
可选地,所述孔的宽度可以基本上对应于在衬底底座上形成的等离子体鞘层的厚度的两倍。所述等离子体鞘层的厚度St可以通过以下关系式确定:St=λd[qaVTe]3/4,其中λd是等离子体的德拜长度,qe是电子电荷,V是电极电压幅值,并且Te是电子温度。
可选地,所述孔可以具有至多15mm或至多10mm的宽度。
可选地,所述孔可以具有至少1mm或至少3mm的宽度。
可选地,所述孔具有8mm的宽度。
可选地,所述衬底底座中的孔是基本上圆形或基本上正方形。
可选地,这些孔基本上均匀地分布在衬底底座的表面上。
可选地,所述衬底底座的表面是基本上片状的。
可选地,所述衬底底座是接地电极或浮动电极。
可选地,该装置还可以包括至少一个RF电极,用于在处理室内提供电场。
可选地,所述RF电极包括多个孔。
附图说明
下面将参照示例性实施例和附图描述本发明的其他特征和优点,其中:
图1示意性地示出了根据本发明的等离子体处理装置;
图2示意性地示出了在图1的装置中使用的第一示例性衬底底座;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赛姆布兰特有限公司,未经赛姆布兰特有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880040149.9/2.html,转载请声明来源钻瓜专利网。