[发明专利]低功率多核相干性

说明书

特殊的一类加载和存储类访问其中相干性和存储器顺序仅在相干点处被强制实施的用户定义的存储器区域。局限于用户定义的存储器区域的相干性存储器请求被分派到公共存储器顺序缓冲器。非相干存储器请求(例如，所有其他存储器请求)可以经由非相干低级高速缓存而被路由到共享末级高速缓存。通过为每个处理器核分配私有的不重叠的地址空间，低级高速缓存无需实现维持高速缓存相干性所需要的逻辑。这样可以减少功耗和集成电路管芯面积。对于主要具有非相干存储器访问的应用，这还可以提高存储器带宽和性能，同时仍然为需要它的特定(多个)存储器范围/应用提供存储器相干性。

背景技术

集成电路和片上系统(SoC)可以包括读取和执行指令的两个或更多个独立处理单元(也称为“核”)。这些多核处理芯片可以合作以实现多处理。这些芯片的设计者可以选择各种技术来耦合设备中的核以便它们可以共享指令和/或数据。

发明内容

本文中讨论的示例涉及一种集成电路，其包括多个处理器核和共享存储器顺序缓冲器，其中多个处理器核共享公共末级高速缓存。多个处理器核各种包括非相干存储器顺序缓冲器。第一处理器核是多个处理器核中的一个处理器核。共享存储器顺序缓冲器接收由多个处理器核发送的相干存储事务。公共末级高速缓存接收由多个处理器核的非相干存储器顺序缓冲器发送的存储事务。公共末级高速缓存还从共享存储器顺序缓冲器接收与由多个处理器核发送的相干存储事务相对应的存储事务。

在另一示例中，一种操作处理系统的方法包括：在公共末级高速缓存处从多个处理器核接收多个非相干存储事务。第一处理器核是多个处理器核中的一个处理器核。该方法还包括在存储器顺序缓冲器处从多个处理器核接收多个相干存储事务。该方法还包括由第一处理器核直接向存储器顺序缓冲器发出至少第一相干存储事务。第一相干存储事务在被发送到末级高速缓存之前将由存储器顺序缓冲器处理。该方法还包括由第一处理器核发出至少第一非相干存储事务。第一非相干存储事务在被发送到末级高速缓存之前将由至少一个低级高速缓存处理。该方法还包括在末级高速缓存处接收非相干存储事务和由相干存储事务存储的数据。

在另一示例中，一种处理系统包括多个处理核、末级高速缓存和存储器顺序缓冲器。多个处理核各自被耦合到至少第一级高速缓存。末级高速缓存与第一级高速缓存分开。末级高速缓存从第一级高速缓存接收非相干存储数据块。存储器顺序缓冲器被耦合到末级高速缓存。存储器顺序缓冲器从多个处理核中的第一处理核接收相干存储数据块，该相干存储数据块没有被第一级高速缓存处理。

提供本“发明内容”以便以简化的形式介绍一些概念，这些概念将在下面的“具体实施方式”中进一步描述。本“发明内容”既不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。此外，所要求保护的主题不限于解决在本公开的任何部分中指出的任何或所有缺点的实现。

附图说明

为了描述获取上述及其他优点和特征的方式，提出了更具体的描述，并且将通过参考其在附图中示出的特定示例来进行描述。应当理解，这些附图仅描绘典型示例，因此不应当被认为是对其范围的限制，将通过使用附图以附加的特异性和细节来描述和解释实现。

图1A是示出处理系统的框图。

图1B是示出具有附加高速缓存级别的处理系统的框图。

图2是示出操作处理系统的方法的流程图。

图3是示出耦合到多个处理器的存储器顺序缓冲器和末级高速缓存管线的图。

图4是示出处理相干和不相干存储事务的方法的流程图。

图5是计算机系统的框图。

具体实施方式

下面详细讨论示例。尽管讨论了具体实现，但是应当理解，这样做仅是出于说明的目的。相关领域的技术人员将认识到，在不脱离本公开的主题的精神和范围的情况下，可以使用其他组件和配置。这些实现可以是机器实现的方法、计算设备或集成电路。