[发明专利]用于检测存储器的刷新不足的设备及方法

说明书

本发明涉及用于检测存储器处的刷新不足的设备及方法。实例设备可包含多个存储器单元以及控制电路，所述控制电路经配置以监测刷新请求命令并响应于检测到所述刷新请求命令的时序未能满足刷新时序限制而执行防止未授权存取存储在所述多个存储器单元处的数据的动作。

背景技术

动态随机存取存储器(DRAM)是典型的半导体存储器装置，其通过单元电容器中积累的电荷来存储信息，并且因此，除非周期性地实行刷新操作，否则信息将丢失。因此，从控制DRAM的控制装置周期性地发出指示刷新操作的刷新命令。以在1个刷新循环的周期(例如64毫秒)内刷新一定所有字线一次的频率从控制装置发出刷新命令。当控制器在供应刷新命令时违反规范或标准时，可能会发生刷新不足，借此使存储在DRAM中的数据容易受到未授权存取。

附图说明

图1A是展示根据本发明的实施例的半导体装置的整体配置的框图。

图1B是展示根据本发明的实施例的行解码器的配置的框图。

图2A是展示根据本发明的实施例的刷新地址控制电路的配置的框图。

图2B是展示根据本发明的实施例的刷新计数器的配置的框图。

图2C是展示根据本发明的实施例的根据刷新循环产生器的实例的配置的框图。

图2D是展示根据本发明的实施例的根据刷新循环产生器的另一实例的配置的框图。

图3是用于描述根据本发明的实施例的刷新地址控制电路的操作的时序图。

图4A是展示根据本发明的一些实施例的刷新不足检测电路的配置的框图。

图4B是根据本发明的一些实施例的级电路的实例电路图。

图4C是根据本发明的一些实施例的级电路的另一实例电路图。

图4D及4E是根据本发明的实施例的用以提供REQ信号及ACK信号的实例电路的框图。

图5A是展示根据本发明的第二实施例的刷新不足检测电路的配置的框图。

图5B是根据本发明的实施例的用以提供CLK信号的实例电路的框图。

图6是根据本发明的实施例的用于在存储器处检测刷新不足的实例方法的流程图。

具体实施方式

在下文中，将参照附图详细描述本发明的一些实施例。

图1A是展示根据本发明的第一实施例的半导体装置10A的整体配置的框图。

根据本实施例的半导体装置10A是例如双倍数据速率3(DDR3)或双倍数据速率4(DDR4)类型的同步DRAM(SDRAM)。半导体装置10A可集成在单个半导体芯片上并且具有存储器单元阵列11。存储器单元阵列11经提供有多个字线WL及多个位线BL，并且具有其中存储器单元MC安置在其交叉点处的配置。字线WL的选择由行解码器12A实行，并且位线BL的选择由列解码器13实行。存储器单元阵列11、行解码器12A、列解码器13及读取/写入放大器14被分成八个库库0到库7。

此外，半导体装置10A经提供有作为外部端子的地址端子21、命令端子22、时钟端子23、数据端子24、数据屏蔽端子25及电力供应端子26及27。

地址端子21是从外部向其输入地址信号ADD的端子。地址信号ADD经由地址输入电路31被供应到地址输出电路32。地址解码器32将行地址XADD供应到行解码器12A，并且将列地址YADD供应到列解码器13。此外，行地址XADD也被供应到刷新地址控制电路40A。