[发明专利]栅极驱动器以及功率模块

权利要求书

1.一种栅极驱动器，驱动包括功率元件在内的臂电路，其中，具备：

可编程解码器；以及

驱动所述臂电路的可变驱动器，

所述可编程解码器包括：

计数器，所述计数器按每个时钟使计数值增加；

地址解码器，所述地址解码器将所述计数值转换为地址；

存储部，所述存储部存储至少一个确定了与转换后的所述地址相应的数据的表格；以及

锁存部，所述锁存部对从所述存储部输出的与所述表格内的所述地址相应的数据进行锁存，

所述可变驱动器包括多个MOS晶体管，

所述锁存部的输出与所述多个MOS晶体管的控制电极连接，所述多个MOS晶体管的第1电极与所述功率元件的控制电极共同连接，所述多个MOS晶体管的第2电极共同与电源连接，

所述表格内的多个数据被确定为：伴随所述计数值的增加，所述可变驱动器的驱动力增加，

在臂控制信号被激活的期间，所述计数器更新所述计数值。

2.根据权利要求1所述的栅极驱动器，其中，设定于所述表格的多个数据被确定为：与所述计数值大的第2范围相比，在所述计数值小的第1范围中，所述可变驱动器的驱动力的增加量相对于所述计数值的增加量的比率小。

3.根据权利要求1所述的栅极驱动器，其中，设定于所述表格的多个数据被确定为：与所述计数值大的第2范围相比，在所述计数值小的第1范围中，所述可变驱动器的驱动力的增加量相对于所述计数值的增加量的比率大。

4.根据权利要求1所述的栅极驱动器，其中，

所述可变驱动器具备第1个～第N个的N个MOS晶体管，

第i个MOS晶体管的栅极宽度大于第(i-1)个MOS晶体管的栅极宽度，其中，i≥2，

所述存储部输出在所述表格中确定的N比特的数据，

所述锁存部根据从所述存储部输出的N比特的数据的第i比特的值，输出对所述第i个MOS晶体管的导通及截止进行控制的第i个栅极控制信号。

5.根据权利要求4所述的栅极驱动器，其中，所述第i个MOS晶体管的栅极宽度是所述第1个MOS晶体管的栅极宽度的2^(i-1)倍，其中，i≥2。

6.根据权利要求4所述的栅极驱动器，其中，所述第i个MOS晶体管的栅极宽度是所述第1个MOS晶体管的栅极宽度的K×(i-1)倍，其中，K是大于1的数，i≥2。

7.根据权利要求1所述的栅极驱动器，其中，所述表格被确定为：根据所述计数值的增加，使所述多个MOS晶体管中成为导通的MOS晶体管的个数增加。

8.根据权利要求1所述的栅极驱动器，其中，

所述存储部存储多个所述表格，

所述功率元件具备所述控制电极、第1电极和第2电极，

所述栅极驱动器还具备：电压检测电路，所述电压检测电路检测所述功率元件的所述第1电极与所述第2电极之间的电压；以及

控制器，所述控制器根据检测出的所述电压的大小，从多个所述表格中选择一个表格，

所述存储部输出与选择出的所述表格内的来自所述地址解码器的地址相应的数据。

9.根据权利要求8所述的栅极驱动器，其中，

多个所述表格包括第1表格和第2表格，

所述控制器根据检测出的所述电压的大小，选择所述第1表格和所述第2表格中的任一个。