[发明专利]输出电路有效
申请号: | 201880025402.3 | 申请日: | 2018-03-01 |
公开(公告)号: | CN110521124B | 公开(公告)日: | 2023-03-28 |
发明(设计)人: | 清水镜太;铃木俊也;古藤友彦 | 申请(专利权)人: | 株式会社索思未来 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175;H03K19/0185 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 韩丁 |
地址: | 日本神*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 输出 电路 | ||
1.一种输出电路,所述输出电路接收数据输入信号,并输出根据所述数据输入信号在接地电位与第一电位之间转变的输出信号,所述输出电路的特征在于:包括:
输出端子,输出所述输出信号;
输入节点,接收根据所述数据输入信号而变化且振幅小于所述输出信号的输入信号;
第一P型晶体管,源极与提供所述第一电位的第一电源连接,栅极被提供所述输入信号;
第二P型晶体管,源极与所述第一P型晶体管的漏极连接,漏极与所述输出端子连接,栅极与第一节点连接;
电容器,一端被提供所述输入信号,另一端与所述第一节点连接;
第一N型晶体管,源极与第二电源连接,漏极与所述第一节点连接,所述第二电源提供低于所述第一电位的第二电位;以及
第二N型晶体管,源极及栅极与所述第二电源连接,漏极与所述第一节点连接,
所述第一N型晶体管被控制为:向栅极提供与所述输入信号对应的信号,在所述输入信号为高电平时,所述第一N型晶体管处于导通状态,在所述输入信号进行了从高电平向低电平的转变即第一转变时,至少在规定期间,所述第一N型晶体管处于截止状态,
所述输出电路包括脉冲生成电路,所述脉冲生成电路接收所述输入信号,并在从所述输入信号进行了所述第一转变的定时开始的规定期间,生成并输出成为低电平的脉冲信号,
所述第一N型晶体管的栅极与所述脉冲生成电路的输出连接。
2.根据权利要求1所述的输出电路,其特征在于:
所述电容器的一端与所述第一P型晶体管的栅极连接。
3.一种输出电路,所述输出电路接收数据输入信号,并输出根据所述数据输入信号在接地电位与第一电位之间转变的输出信号,所述输出电路的特征在于:包括:
输出端子,输出所述输出信号;
输入节点,接收根据所述数据输入信号而变化且振幅小于所述输出信号的输入信号;
第一P型晶体管,源极与提供所述第一电位的第一电源连接,栅极被提供所述输入信号;
第二P型晶体管,源极与所述第一P型晶体管的漏极连接,漏极与所述输出端子连接,栅极与第一节点连接;
电容器,一端被提供所述输入信号,另一端与所述第一节点连接;
第一N型晶体管,源极与第二电源连接,漏极与所述第一节点连接,所述第二电源提供低于所述第一电位的第二电位;以及
第二N型晶体管,源极及栅极与所述第二电源连接,漏极与所述第一节点连接,
所述第一N型晶体管被控制为:向栅极提供与所述输入信号对应的信号,在所述输入信号为高电平时,所述第一N型晶体管处于导通状态,在所述输入信号进行了从高电平向低电平的转变即第一转变时,至少在规定期间,所述第一N型晶体管处于截止状态,
所述电容器的一端与第二节点连接,所述第二节点与所述输入节点连接,并且所述第二节点不与所述第一P型晶体管的栅极连接。
4.根据权利要求3所述的输出电路,其特征在于:
所述第一N型晶体管的栅极与所述第一P型晶体管的栅极连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社索思未来,未经株式会社索思未来许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880025402.3/1.html,转载请声明来源钻瓜专利网。