[发明专利]导电性基板

说明书

提供一种导电性基板，具有：透明基材；金属层，形成在所述透明基材的至少一个表面上；及黑化层，形成在所述金属层上。其中，所述黑化层为含有单质镍、镍氧化物、镍氢氧化物、及铜的粗化镀层。

技术领域

本发明涉及一种导电性基板。

背景技术

静电容量式触屏(touch panel)藉由对接近面板表面的物体所引起的静电容量的变化进行检测，将面板表面上的接近物体的位置信息变换为电气信号。就静电容量式触屏中使用的导电性基板而言，其设置在显示器的表面上，故导电性基板的导电层的材料需要反射率较低，且难以被视认。

为此，作为触屏用导电性基板中使用的导电层的材料，使用了反射率较低且难以被视认的材料，并被形成在了透明基板或透明膜上。

例如，如专利文献1所述，以往使用了一种在高分子膜上作为透明导电膜形成了ITO(氧化铟-锡)膜的触屏用透明导电性膜。

另外，近年来具有触屏的显示器正趋于大画面化，与此相应地，也正在寻求触屏用透明导电性膜等的导电性基板的大面积化。然而，ITO的电阻值较高，故存在无法应对导电性基板的大面积化的问题。

因此，为了对导电性基板的电阻进行抑制，提出了一种作为导电层使用铜网(mesh)配线，并对铜网配线的表面进行黑化处理的方法。

例如，专利文献2中公开了一种膜状触屏传感器的制造方法，具有：在支撑于膜(film)的铜薄膜之上形成光阻(resist)层的步骤；藉由光刻法(photolithography)，至少将光阻层加工成条状(stripe)配线图案和引出用配线图案的步骤；藉由蚀刻，去除所露出的铜薄膜，以形成条状铜配线和引出用铜配线的步骤；及对铜配线进行黑化处理的步骤。

然而，在专利文献2中，藉由蚀刻形成条状铜配线之后，采用了对铜配线进行黑化处理的方法，导致增加了制造步骤，故存在生产性的问题。

因此，本发明的发明人对一种导电性基板的制造方法进行了研究，即：针对在透明基材上进行了金属层和黑化层的成膜的导电性基板，通过蚀刻金属层和黑化层，将其作为具有期望的配线图案的导电性基板，由此可减少制造步骤，并可获得较高的生产性。

[现有技术文献]

[专利文献]

[专利文献1]日本国特开2003-151358号公报

[专利文献2]日本国特开2013-206315号公报

发明内容

[发明要解决的课题]

然而，就金属层和黑化层而言，存在针对蚀刻液的反应性大不相同的情况。为此，如果想要同时对金属层和黑化层进行蚀刻，则存在无论哪个层都不能被蚀刻为目标形状的情况、和/或、平面内不能进行均匀蚀刻从而导致产生尺寸偏差的情况，故存在无法同时对金属层和黑化层进行蚀刻的问题。

鉴于上述现有技术的问题，于本发明的一方面，以提供一种具有可同时被蚀刻的金属层和黑化层的导电性基板为目的。

[用于解决课题的手段]

为了解决上述课题，于本发明的一方面，提供一种导电性基板，具有：

透明基材；

金属层，形成在上述透明基材的至少一个表面上；及

黑化层，形成在上述金属层上，

其中，上述黑化层为含有单质镍、镍氧化物、镍氢氧化物、及铜的粗化镀层。

[发明效果]

根据本发明的一方面，能够提供一种具有可同时被蚀刻的金属层和黑化层的导电性基板。

附图说明