[发明专利]优化用于产品单元的多阶段处理的装置

说明书

一种优化用于诸如晶片等产品单元的多阶段处理的装置的方法，该方法包括：(a)接收对象数据(210，230)，对象数据(210，230)表示跨晶片(204，224)测量(206，208)的并且与晶片的不同处理阶段相关联的一个或多个参数；(b)确定跨晶片的对象数据的变化的指印(213，234)，这些指印与晶片的相应的不同处理阶段相关联。指印可以通过针对相应的每个不同阶段使用主成分分析将对象数据分解(212，232)成成分来确定；(c)分析(246)指印在不同阶段的共性以产生共性结果；以及(d)基于共性结果优化(250‑258)用于处理(262)产品单元的装置。

相关申请的交叉引用

本申请要求于2017年3月27日提交的EP/US申请17163147.6的优先权，其全部内容通过引用并入本文。

技术领域

本发明涉及一种优化用于产品单元的多阶段处理的装置的方法，该装置可用于例如通过光刻技术制造器件。已经开发了该方法的多阶段工艺的示例是多层光刻工艺，其包括使用光刻设备将图案从图案形成装置转移到衬底产品单元上的一个或多个步骤。本发明还涉及相关的计算机程序和计算机程序产品、以及计算机设备。

背景技术

光刻设备是一种将期望的图案施加到衬底上(通常施加到衬底的目标部分上)的机器。例如，光刻设备可以用于制造集成电路(IC)。在这种情况下，可以使用图案形成装置(替代地称为掩模或掩模版)来生成要形成在IC的单独层上的电路图案。该图案可以转移到衬底(例如，硅晶片)上的目标部分(例如，包括一部分、一个或几个裸片)上。图案的转移通常通过成像到设置在衬底上的辐射敏感材料(抗蚀剂)层上来进行。通常，单个衬底将包含相继被图案化的相邻目标部分的网络。这些目标部分通常称为“场”。晶片通过半导体制造设施(fab)中的各种设备分批或批量处理。集成电路逐层构建，其中光刻步骤由光刻设备在每个层处执行并且其他制造工艺在光刻步骤之间执行。

在成像步骤之前，使用各种化学和/或物理处理步骤来形成和制备用于图案化的层。在成像步骤限定图案之后，进一步的化学和/或物理处理步骤处理图案以产生集成电路的功能特征。在多层工艺中重复成像和处理步骤以构建集成电路。

图案在衬底上的精确布局是减小电路部件和可以通过光刻产生的其他产品的尺寸的主要挑战。特别地，准确地测量已经铺设的衬底上的特征的挑战是能够以足够精确的方式将相继的特征层对准以产生具有高产量的工作器件的关键步骤。通常，所谓的套刻在当今的亚微米半导体器件中应当在几十纳米内实现，在最关键的层中可以降到几纳米。

因此，现代光刻设备涉及在目标位置处实际曝光或以其他方式图案化衬底的步骤之前的广泛测量或“映射”操作。已经并且将继续开发所谓的高级对准模型，以更精确地建模和校正由处理步骤和/或光刻设备本身引起的晶片“栅格”的非线性失真。然而，并非所有失真在曝光期间都是可校正的，并且追踪和消除尽可能多的这种失真的原因仍然很重要。

现代多层光刻工艺和产品非常复杂，以至于由于加工引起的问题很难追溯到根本原因。因此，监测晶片完整性和设计适当的校正策略是一项耗时且费力的工作。

国际专利申请WO 2015049087公开了一种获得与工业过程有关的诊断信息的方法，该专利申请通过引用整体并入本文。在执行光刻工艺期间的阶段进行对准数据或其他测量以获得对象数据，对象数据表示在空间上跨每个晶片分布的点处测量的位置偏差或其他参数。套刻和对准残差通常示出跨晶片的图案，称为指印。该对象数据用于通过执行多变量分析以将在多维空间中表示晶片的矢量集分解为一个或多个成分矢量来获得诊断信息。使用成分矢量提取关于工业过程的诊断信息。可以基于所提取的诊断信息来控制后续晶片的工业过程的性能。