[发明专利]预写入阵列的存储器单元

说明书

本申请案涉及预写入阵列的存储器单元。本发明描述用于操作存储器单元或若干存储器单元的方法、系统及装置。存储器阵列的单元可经预写入，这可包含在使感测组件与所述阵列的数字线隔离时将所述单元写入到一个状态。可在隔离所述感测组件时在所述感测组件处执行读取或写入操作，且可在写入操作完成时解除隔离所述单元(例如，将其连接到所述数字线)。所述技术可包含以下技术：存取存储器阵列的存储器单元；至少部分基于所述单元的所述存取使感测放大器与所述存储器阵列的数字线隔离；触发所述感测放大器；及在隔离所述感测放大器时将所述存储器阵列的所述存储器单元预写入到第二数据状态。在一些实例中，所述存储器单元可包含铁电存储器单元。

交叉参考

本专利申请案主张2018年1月30日申请的代尔纳(Derner)等人的标题为“预写入阵列的存储器单元(Pre-Writing Memory Cells Of An Array)”的第PCT/US2018/016048号PCT申请案，所述申请案主张2017年2月7日申请的代尔纳等人的标题为“预写入阵列的存储器单元”的第15/426,871号美国专利申请案的优先权，所述申请案中的每一者经让渡给其受让人，并且所述申请案中的每一者的全部内容以引用的方式并入本文中。

技术领域

技术领域涉及预写入阵列的存储器单元。

背景技术

下文大体上涉及存储器装置且更特定来说涉及在隔离感测组件时的周期期间将至少一个存储器单元预写入到逻辑状态。

存储器装置广泛用于将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似物。通过编程存储器装置的不同状态而存储信息。例如，二进制装置具有两个状态，其通常由逻辑“1”或逻辑“0”表示。在一些实例中，存储器装置可存储多个状态，例如可存储两个以上状态。为存取存储器装置中的所存储信息，电子装置可读取或感测与存储器装置相关联的经存储状态。替代地，为存储信息，电子装置可将状态写入或编程于存储器装置中。

存在各种类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器等等。存储器装置可为易失性或非易失性。非易失性存储器(例如，快闪存储器)可甚至在缺乏外部电源的情况下存储数据达延长时段。易失性存储器装置(例如，DRAM)可随时间丢失其存储状态，除非其由外部电源周期性刷新。二进制存储器装置可例如包含充电电容器或放电电容器。然而，充电电容器可通过泄漏电流随时间变成放电，从而导致存储信息丢失。易失性存储器的特定特征可提供性能优势，例如更快的读取或写入速度，而非易失性存储器的特征(例如在无周期性刷新的情况下存储数据的能力)可为有利的。

FeRAM可使用类似于易失性存储器的装置架构，但可归因于使用铁电电容器作为存储装置而具有非易失性性质。因此，相较于其它非易失性及易失性电子存储器设备，FeRAM装置可具有改进性能。然而，写入铁电存储器单元(包含执行多个连续写入操作)可为相对耗时的过程，这个影响阵列的延时或其它操作特性。

发明内容

在一些实例中，一种方法可包含使用经由数字线耦合到存储器阵列的存储器单元的感测组件感测存储于所述存储器单元中的第一逻辑状态；至少部分基于感测所述第一逻辑状态而使所述感测组件与所述存储器阵列的所述数字线隔离；及在隔离所述感测组件时将所述存储器阵列的多个存储器单元中的一者预写入到第二逻辑状态，其中所述多个存储器单元包含所述存储器单元。