[发明专利]用于三维存储器的外围电路的保护性结构以及制作方法

权利要求书

1.一种半导体存储器器件，包括：

衬底，其具有第一区、第二区以及第三区，所述第一区具有外围器件，所述第二区具有一个或多个存储器阵列，所述第三区在所述第一区与所述第二区之间；以及

保护性结构，其针对所述外围器件，所述保护性结构包括：

第一电介质层；

阻挡层，其被设置于所述第一电介质层上；以及

电介质间隙壁，其被形成在所述阻挡层的侧壁和所述第一电介质层的侧壁上，

其中，所述保护性结构是被设置在所述第一区之上且被设置在所述第三区的至少一部分之上的。

2.根据权利要求1所述的半导体存储器器件，其中，所述保护性结构是被设置在所述第一区之上、被设置在所述第三区之上且被设置所述第二区的至少一部分之上的。

3.根据权利要求1所述的半导体存储器器件，其中，所述外围器件与所述一个或多个存储器阵列之间的间距小于10微米。

4.根据权利要求1所述的半导体存储器器件，其中，所述外围器件与所述一个或多个存储器阵列之间的间距小于5微米。

5.根据权利要求1所述的半导体存储器器件，其中，所述外围器件与所述一个或多个存储器阵列之间的间距小于3微米。

6.根据权利要求1所述的半导体存储器器件，还包括：电介质膜，其被设置于所述衬底的顶表面上，其中，所述电介质膜包括氧化硅、氮氧化硅、氮化硅或高k电介质材料。

7.根据权利要求6所述的半导体存储器器件，其中，所述电介质间隙壁还是被形成在所述电介质膜的顶部的。

8.根据权利要求6所述的半导体存储器器件，其中，所述电介质间隙壁还是被形成在所述电介质膜的侧壁上的。

9.根据权利要求1所述的半导体存储器器件，其中，所述电介质间隙壁还是被形成在所述衬底的顶表面上的。

10.根据权利要求1所述的半导体存储器器件，其中，所述电介质间隙壁包括氮化硅、氮氧化硅或高k电介质。

11.一种半导体存储器器件，包括：

衬底，其具有第一区、第二区以及第三区，所述第一区具有外围器件，所述第二区具有一个或多个存储器阵列，所述第三区在所述第一区与所述第二区之间；以及

保护性结构，其针对所述外围器件，所述保护性结构包括：

第一电介质层；

阻挡层，其被设置在所述第一电介质层上；以及

电介质间隙壁，其被形成在所述阻挡层的侧壁和所述第一电介质层的顶表面上，

其中，所述保护性结构是被设置在所述第一区之上且被设置在所述第三区的至少一部分之上的。

12.根据权利要求11所述的半导体存储器器件，其中，所述保护性结构是被设置在所述第一区之上、被设置在所述第三区之上且被设置在所述第二区的至少一部分之上的。

13.根据权利要求11所述的半导体存储器器件，其中，所述外围器件与所述一个或多个存储器阵列之间的间距小于10微米。

14.根据权利要求11所述的半导体存储器器件，其中，所述外围器件与所述一个或多个存储器阵列之间的间距小于5微米。

15.根据权利要求11所述的半导体存储器器件，其中，所述外围器件与所述一个或多个存储器阵列之间的间距小于3微米。

16.根据权利要求11所述的半导体存储器器件，还包括：电介质膜，其被设置在所述衬底的顶表面上，其中，所述电介质膜包括氧化硅、氮化硅、氮氧化硅或高k电介质材料。