[实用新型]具有T型栅极的III-V族半导体装置

说明书

一种具有T型栅极的III‑V族半导体装置，其特征在于，衬底层；缓冲层，形成于衬底层上；主动层，形成于缓冲层上，主动层包括，源极区，形成于主动层的一侧边上；漏极区，形成于相对源极区的另一侧边；栅极区，形成于源极区及漏极区之间，并由埋入主动层的栅极足部及配置在主动层上的栅极头部；其中，栅极头部大于栅极足部，且栅极足部的宽度等于或小于100nm。

技术领域

本实用新型为提供一种化合物半导体装置，特别是有关于一种具有T型栅极的III-V族半导体的射频放大器装置。

背景技术

三五族器件(如：氮化镓)目前已经是未来射频(RF)以及高功率(high power)器件的潮流之一，在射频器件这块领域，闸极长度(Gate Length)直接影响其高频的特性，闸极长度越小，器件的高频特性越佳，目前业界的技术，闸极长度大约是0.2～0.3微米(200～300纳米)的水准。但要往更高频的效能迈进，势必要做出更小的闸极，近几年来也不乏许多学术文献在制作100纳米的氮化镓器件。到目前为止，绝大多数的制程工艺，都是用到电子束微影(e-beam lithography)来制作100纳米以下的闸极，但电子束微影最大的问题是产出(throughput)，换句话说，就是制程速度太慢，大约 1～2小时才能做一片。另外一个问题是，电子束微影的机台非常昂贵，如果要量产的话，其成本会非常高。以上这些是在制作100纳米以下的闸极，所遇到的制程问题。

实用新型内容

为了改善现有技术的缺失，本实用新型在于导入一些制程上的工艺来制作100纳米以下的射频放大器装置，此工艺为“侧壁蚀刻”(sidewall etching)，制程上只需要加入叠膜跟蚀刻两项主要选择，便可制作出小闸极长度的III-V族半导体装置，同时制程速度远快于用电子束微影的方式，这类工艺其实已属纯熟，只是大多应用在硅制程上，本实用新型把这类工艺应用在III-V族半导体装置上，也能轻松达到其缩小闸极长度的目的。

为达上述目的，本实用新型的一种具有T型栅极的III-V族半导体装置，其特征在于，衬底层；缓冲层，形成于衬底层上；主动层，形成于缓冲层上，主动层包括，源极区，形成于主动层的一侧边上；漏极区，形成于相对源极区的另一侧边；栅极区，形成于源极区及漏极区之间，并由埋入主动层的栅极足部及配置在主动层上的栅极头部；其中，栅极足部的剖面宽度等于或小于100nm。

本实用新型的优势在于，应用已属纯熟的制程工艺在三五族射频器件上，能以最小的成本以及维持高产出的情况下，达到微缩闸极长度，提升射频放大器装置性能的目的。

附图说明

图1是本实用新型所述具有T型栅极的III-V族半导体装置的外延层示意图。

图2A-2B是本实用新型所述具有T型栅极的III-V族半导体装置的源极区域及漏极区域形成过程的剖面示意图。

图3A-3E是本实用新型所述具有T型栅极的III-V族半导体装置的栅极区形成过程的剖面示意图。

具体实施方式

为了使本实用新型的目的、技术特征及优点，能更为相关技术领域人员所了解，并得以实施本实用新型，在此配合所附的图式、具体阐明本实用新型的技术特征与实施方式，并列举较佳实施例进步说明。以下文中所对照的图式，为表达与本实用新型特征有关的示意，并未亦不需要依据实际情形完整绘制。而关于本案实施方式的说明中涉及本领域技术人员所熟知的技术内容，亦不再加以陈述。