[实用新型]一种SOC芯片测试与验证系统

说明书

本实用新型公开一种SOC芯片测试与验证系统，其特征在于，包括：所述FPGA处理模块、电源模块、SRAM存储模块A、FLASH存储器A、测试电路、扩展测试模块；所述FPGA处理模块与电源模块、测试电路、扩展测试模块、SRAM存储模块A、FLASH存储器A连接；所述电源模块与所述FPGA处理模块、测试电路、扩展测试模块连接；本实用新型提供一种SOC芯片测试与验证系统，对PLC专用控制SOC芯片“CMPAC”和总线型SOC芯片“BUSOC”两种芯片进行批量测试，测试CMPAC芯片和BUSOC芯片所有功能是否正常，同时需要预留部分测试点以供查看信号时序是否正确，提高芯片的生产效率、保证了芯片产品的质量。

〖技术领域〗

本实用新型属于芯片测试技术领域，特别涉及一种SOC芯片测试与验证系统。

〖背景技术〗

可编程高级控制器CMPAC是基于SPARC V8体系结构的32位RISC嵌入式处理器，将SPARC V8和LadderPU集成到一个SOC上，实现双核的交互工作。SPARC V8处理器(包括IU、FPU、Icahe、Dcache等组成部分)作为主控单元，完成数据运算和程序控制，并控制整个SOC的运行；LadderPU作为从单元，与SPARC V8采用互斥工作的方式，挂在IO空间，完成梯形图解析。存储控制器、中断控制器、2路定时器(Timer)、1路看门狗、2路串口和16路GPIO口等通过APB总线集成到SOC中；2路ModBUS串口、1路VBUS控制器、1路SPI、1路16位定时器、16路DI、16路DO、4路PTO/PWM和4路HSC挂在LadderPU的寄存器空间。

BUSOC以高性能的SPARC-V8(IEEE-1754)架构标准的32位RISC整数单元IU为主控内核，配以高速64位双精度浮点处理单元FPU。此外，BUSOC芯片内部还将集成ADC模块、1553B总线控制器、在线硬件调试支持单元DSU、UART以及其它的一些专用、通用IP核。

为满足对SOC芯片的生产需求，需要一种装置或系统对SOC芯片的产量和质量进行测试和验证。

〖实用新型内容〗

本实用新型提供一种SOC芯片测试与验证系统，能够对BUSOC芯片和CMPAC芯片进行批量测试和验证，提高芯片的生产效率、提高产品质量；具体技术方案如下。

一种SOC芯片测试与验证系统，包括：所述FPGA处理模块、电源模块、SRAM存储模块A、FLASH存储器A、测试电路、扩展测试模块、A/D监测模块；所述FPGA处理模块与电源模块、测试电路、扩展测试模块、SRAM存储模块A、FLASH存储器A连接；所述电源模块与所述FPGA处理模块、测试电路、扩展测试模块连接；所述A/D监测模块与所述FPGA处理模块、扩展测试模块、被测芯片连接。

进一步地，所述FPGA处理模块，包括CPU、RS232接口、I/O接口、PWM模块、1553B接口；所述CPU与RS232接口、I/O接口、PWM模块、1553B接口连接。

进一步地，所述电源模块，包括电流监测芯片、电源控制模块和隔离电源模块；所述电流监测芯片与所述电源控制模块、隔离电源模块连接；所述电源控制模块用于控制电源的通、断。

进一步地，所述测试电路包测试电路A、测试电路B；所述测试电路A与被测芯片A连接；所述测试电路B与被测芯片B连接。