[实用新型]一种埋入式栅极结构

说明书

本实用新型公开了一种埋入式栅极结构，包括半导体衬底，半导体沉底上形成有栅极沟槽，半导体衬底上设有的介电层，其中，在每个栅极沟槽中，第一导电金属层沿栅极沟槽的两侧壁分布，第一导电金属层呈夹持状，将第二导电金属层夹持在两侧第一导电金属层之间，本实用新型的埋入式栅极结构能够降低栅极引发的漏极漏电流，增加半导体器件的稳定性，提升半导体器件的效能。

技术领域

本实用新型涉及半导体技术领域，特别涉及一种埋入式栅极结构。

背景技术

随着科技的进步，半导体集成电路的体积也越来越小，而半导体集成电路尺寸在逐渐缩小的同时，功能元件的密度(每单位晶片面积中的内连线元件)随之逐渐增加。因而在半导体集成电路尺寸缩小的同时，其短沟道效应也越来越明显，进而造成栅极的临界电压变小，而且功能元件密度的增加，也容易造成在漏极与栅极重叠区域内出现漏极漏电流，影响半导体集成电路的正常使用。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种埋入式栅极结构，该栅极结构能够降低栅极引发的漏极漏电流，增加半导体器件的稳定性，提升半导体器件的效能。

为实现上述目的及其他相关目的，本实用新型提供一种埋入式栅极结构，包括：

半导体衬底，包括栅极沟槽，所述栅极沟槽具有覆盖侧壁和底部的栅氧化层；

第一导电金属层，部分覆盖于所述栅氧化层的侧壁；

第二导电金属层，填充于所述第一导电金属层之间的所述栅极沟槽内，且填充的第二导电金属层的高度小于或等于所述第一导电金属层的高度；

介电层，填充于所述第一导电金属层和第二导电金属层之外的所述栅极沟槽内。

可选的，所述第一导电金属层厚度为4-20nm。

可选的，所述第二导电金属层与所述第一导电金属层形成具有连续平面上表面的金属栅极。

可选的，所述金属栅极与所述栅极沟槽的顶端存在40-60nm的高度差。

可选的，所述埋入式栅极结构还包括：

金属阻挡层，所述金属阻挡层形成于所述栅氧化层与第一导电金属层之间，且所述金属阻挡层部分覆盖所述栅氧化层。

可选的，所述金属阻挡层与所述第一导电金属层存在高度差。

可选的，所述第一导电金属层与所述阻挡层存在5-10nm的高度差。

采用上述技术方案，本实用新型在形成埋入式栅极结构时，通过第一导电金属层与第二导电金属层，形成双层金属栅极，增加了栅极的阈值电压，进而增加了半导体器件的稳定，由于第一导电金属层的功函数小于第二导电金属层的功函数，使得两者之间构成了欧姆栅极，降低或排除了漏极接面内的高电场所造成的漏极漏电流，在减小半导体器件的尺寸的同时，能够保证半导体器件的可靠度，进而提升半导体器件的效能。

附图说明

图1是本实用新型半导体器件的结构示意图；

图2是本本实用新型的图1的A-A剖视图；

图3是本实用新型在沉积阻挡层、第一掩膜层、第二掩膜层、第三掩膜层、抗反射层、光刻胶层时的示意图；

图4是本实用新型在对光刻胶层进行处理形成图案Ⅰ时的示意图；

图5是本实用新型在抗反射层上沉积第四掩膜层时的示意图；

图6是本实用新型在刻蚀位于抗反射层上的第四掩膜层时的示意图；

图7是本实用新型在刻蚀间隙壁形成图案Ⅱ时的示意图；