[实用新型]功率器件和电子设备

说明书

本公开涉及一种功率器件，包括：衬底；第一外延层，设置于所述衬底上；第二外延层，设置于所述第一外延层上；多个第一体区，设置于所述第二外延层中；多个第二体区，设置于相应第一体区的下方；其中，所述多个第二体区从所述第二外延层向下延伸到所述第一外延层中，所述多个第二体区的底部位于所述第一外延层中。

技术领域

本公开涉及半导体领域，具体地，涉及一种功率器件及其制造方法以及包括这种功率器件的电子设备。

背景技术

传统功率器件(例如，VDMOS)为了承受高耐压,需降低漂移区掺杂浓度或者增加漂移区厚度,这带来的直接后果是导通电阻急剧增大。为了克服上述问题，超结功率器件(例如，超结MOSFET)越来越受到重视。超结MOSFET基于电荷补偿原理，使器件的导通电阻与击穿电压呈1.32次方关系,很好地解决了导通电阻和击穿电压之间的矛盾。和传统功率VDMOS结构相比，超结MOSFET采用多个柱状体区替代传统功率器件中低掺杂漂移层作为电压维持层，达到提高击穿电压并降低导通电阻的目的。

超结功率器件需要进一步提高击穿电压，因此需要进一步增加柱状体区的长度和外延层的厚度和电阻率。当击穿电压需求进一步升高到一定值(如900V以上)时，超结功率器件的工艺控制难度提高、产品良率和可靠度变得不稳定，同时导通电阻也会急剧增加，因此高击穿电压的超结功率器件变的难以实现。

实用新型内容

有鉴于此，本公开的目的至少部分地在于提供一种具有改进性能的功率器件及其制造方法以及包括这种功率器件的电子设备。

根据本公开的一个方面，提供了一种半导体器件，包括：衬底；第一外延层，设置于所述衬底上；第二外延层，设置于所述第一外延层上；多个第一体区，设置于所述第二外延层中；多个第二体区，设置于相应第一体区的下方；其中，所述多个第二体区从所述第二外延层向下延伸到所述第一外延层中，所述多个第二体区的底部位于所述第一外延层中。

其中，所述第二体区为柱状体，且所述第二体区的掺杂浓度小于所述第一体区的掺杂浓度。

所述功率器件还包括：多个第三体区，设置于相应第二体区的下方且与第二体区的底部接触。

其中，所述第三体区的掺杂浓度小于所述第一体区和第二体区的掺杂浓度。

其中，所述第一体区、所述第二体区和所述第三体区均具有第二导电类型。

所述功率器件还包括形成在所述第一体区中的第一导电类型的源区和形成在所述衬底中的第一导电类型的漏区。

其中，第一外延层和第二外延层均具有第一导电类型，且第一外延层的掺杂浓度大于第二外延层的掺杂浓度。

根据本公开的又一个方面，提供了一种电子设备，包括至少部分地由前述任意一项的功率器件形成的集成电路。

所述电子设备还包括：与所述集成电路配合的显示器以及与所述集成电路配合的无线收发器。

所述电子设备包括智能电话、计算机、平板电脑、人工智能、可穿戴设备或移动电源。

由此本公开的功率器件形成具有双层衬底外延层和多个体区的超结结构，由此利用柱状体底部增加独立体区的结构有效调节电荷平衡和器件内部电场分布，在降低导通电阻的基础上同时可以提高晶体管雪崩耐量和反向恢复特性。因此，本公开的功率器件可以实现极高的击穿电压，同时保持较低的导通电阻。

附图说明

当结合以下附图考虑时，通过参考详细描述和权利要求可以得到对主题的更完整的理解，其中相同的附图标记在所有附图中指代相似的元件。

图1-9是示出了制造根据本公开的一个实施例的功率器件的过程的各步骤的横截面图；

图10是示出了根据本公开的另一个实施例的功率器件的横截面图；