[实用新型]晶体管及半导体器件

说明书

本实用新型提供了一种晶体管及其形成方法、半导体器件。由于在晶体管的导电区中未设置有栅极介质层，从而使导电层中位于导电区中的部分不构成栅极结构，进而可以改善导电区的衬底中出现漏电流的现象，可有效提高晶体管的性能。

技术领域

本实用新型涉及集成电路半导体技术领域，特别涉及一种晶体管及其形成方法以及一种半导体器件。

背景技术

现如今，金属-氧化物-半导体(Metal-Oxide-Semiconductor，MOS)晶体管已经被广泛地应用于大部分的数字电路及模拟电路中。而为了顺应半导体器件的小尺寸高密集程度的需求，相应的使MOS晶体管的尺寸也随之缩减。

但是，随着MOS晶体管尺寸的不断缩减，其沟道长度也会相应的按比例缩短，进而容易出现短沟道效应(short channel effect，SCE)而对器件的性能造成影响。具体的说，当MOS晶体管的沟道长度缩短到可与源区的耗尽层和漏区的耗尽层的宽度之和相比拟时，即源区的耗尽层和漏区的耗尽层贯通，此将导致栅极结构无法控制电流，并会使器件的特性将不再遵守长沟道近似(long—channel approximation)的假设。

因此，随着器件尺寸趋于不断缩减，希望可以提供一种能够有效地改善晶体管的短沟道效应的方法。

实用新型内容

本实用新型的目的在于提供一种晶体管，以解决现有的晶体管随着器件尺寸的不断缩减，容易出现短沟道效应的问题。

为解决上述技术问题，本实用新型提供一种晶体管，包括：

半导体衬底，所述半导体衬底上定义有沿着第一方向延伸的第一区域和沿着第二方向延伸的第二区域，所述第二区域的端部连接至所述第一区域的侧边，所述第一区域中与所述第二区域连接的部分构成连接区，并由所述连接区将所述第一区域划分为栅极区和导电区；

栅极介质层，包括第一栅极介质层和第二栅极介质层，所述第一栅极介质层形成在所述第一区域的所述栅极区中，所述第二栅极介质层形成在所述第二区域中；以及，

导电层，包括第一栅极导电部、第二栅极导电部和导电连接部，所述第一栅极导电部形成在所述第一区域的栅极区中，并形成在所述第一栅极介质层上，所述第二栅极导电部形成在所述第二区域中，并覆盖所述第二栅极介质层，所述导电连接部形成在所述第一区域的导电区中，并且所述导电连接部还延伸至所述连接区，以连接所述第一栅极导电部和所述第二栅极导电部。

可选的，所述第一区域的半导体衬底中形成有沿着所述第一方向延伸的沟槽；所述第一栅极介质层形成在所述栅极区的所述沟槽中，并覆盖所述沟槽的底壁和侧壁；以及，所述第一栅极导电部形成在所述第一栅极介质层上并填充在所述沟槽中。

可选的，所述导电层的所述导电连接部与所述沟槽之间具有一间隙，以使所述导电连接部悬置在所述沟槽内。

可选的，所述导电连接部与所述沟槽之间的所述间隙在垂直于所述第一方向上的截面形状为U形，并且所述间隙环绕所述导电连接部的底壁和侧壁。

可选的，所述晶体管还包括：

一遮盖层，形成在所述半导体衬底上并覆盖所述导电层。

可选的，所述导电层的所述导电连接部与所述沟槽之间具有一间隙，所述遮盖层遮盖所述间隙的开口，以封闭所述间隙。

可选的，所述半导体衬底中形成有一隔离结构，所述隔离结构围绕出一有源区，所述第一栅极介质层和所述第二栅极介质层均从所述有源区延伸出，以及所述第一栅极导电部、第二栅极导电部和所述导电连接部均从所述有源区延伸出。

可选的，在所述半导体衬底中形成有第一掺杂区、第二掺杂区和第三掺杂区，所述第一掺杂区位于所述第一栅极导电部远离所述第二栅极导电部的衬底中，所述第二掺杂区和所述第三掺杂区分别位于所述第二栅极导电部的两侧。