[实用新型]半导体结构及存储器结构

说明书

本实用新型提供一种半导体结构及存储器结构，包括：半导体基底；垫层结构，位于半导体基底的表面；浅沟槽隔离结构，位于半导体基底及所述垫层结构内；硬掩膜层，位于垫层结构的表面；底部抗反射涂层，位于硬掩膜层的表面；填充层，位于底部抗反射涂层内，填充层定义出需要形成的位线接触的位置及形状；侧墙结构，位于底部抗反射涂层内，且位于填充层的外侧，侧墙结构定义出需要形成的埋入式栅极字线的位置及形状；于相同的刻蚀条件下，填充层的去除速率小于底部抗反射层的去除速率及侧墙结构的去除速率。本实用新型不需要光刻工艺来定义位线接触孔，可以避免光刻曝光偏移，确保位线接触的精确对准。

技术领域

本实用新型属于集成电路制造技术领域，特别是涉及一种半导体结构及存储器结构。

背景技术

随着工艺的发展，半导体器件的集成度越来越高，半导体器件的尺寸也越来越小，制程工艺越来越复杂，成本也越来越高。同时，在半导体器件的制备过程中，若特征形状与目标值有误差(即特征形状不能够精确对准)，则会对半导体器件的性能将产生明显不利的影响。譬如，在现有的存储器结构的制备工艺中，整个工艺流程步骤较多，成本较高，且在形成位线接触孔时，现有的光刻曝光工艺很难实现精确对准，从而使得制备得到的存储器结构的可靠性及稳定性较低。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体结构及存储器结构，用于解决现有技术中存储器结构的制备工艺流程步骤较多、成本较高、位线接触孔难以实现精确对准，使得得到的存储器结构的可靠性及稳定性较差等问题。

为实现上述目的及其他相关目的，本实用新型提供一种半导体结构，所述半导体结构包括：

半导体基底；

垫层结构，位于所述半导体基底的表面；

浅沟槽隔离结构，位于所述半导体基底及所述垫层结构内，以于所述半导体基底内隔离出若干个间隔排布的有源区；

硬掩膜层，位于所述垫层结构的表面；

底部抗反射涂层，位于所述硬掩膜层的表面；

填充层，位于所述底部抗反射涂层内，所述填充层定义出需要形成的位线接触的位置及形状；及

侧墙结构，位于所述底部抗反射涂层内，且位于所述填充层的外侧，所述侧墙结构定义出需要形成的埋入式栅极字线的位置及形状；其中，

于相同的刻蚀条件下，所述填充层的去除速率小于所述底部抗反射层的去除速率及所述侧墙结构的去除速率。

作为本实用新型的一种优选方案，所述有源区内还形成有深阱区域。

作为本实用新型的一种优选方案，所述垫层结构包括：

垫氧化层，位于所述半导体基底的表面；

垫氮化层，位于所述垫氧化层的表面。

作为本实用新型的一种优选方案，所述硬掩膜层包括：

第一硬掩膜层，位于所述垫层结构的表面；及

第二硬掩膜层，位于所述第一硬掩膜层的表面。

本实用新型还提供一种存储器结构，所述存储器结构包括：

半导体基底，所述半导体基底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构在所述半导体基底内隔离出若干个间隔排布的有源区；

若干个间隔排布的埋入式栅极字线，位于所述有源区内，且所述埋入式栅极字线的上表面低于所述半导体基底的上表面；

位线接触，位于所述半导体基底上；及

介质层，位于所述埋入式栅极字线的表面，且填满所述位线接触之间的间隙。