[实用新型]晶体管和半导体存储器

说明书

本实用新型提供一种晶体管和半导体存储器，所述晶体管具有沿第二方向延伸的鳍片，第一掺杂区形成在所述鳍片的竖直鳍片部的顶端中，第二掺杂区形成在所述鳍片的水平直鳍片部中，第一栅极设置在所述水平直鳍片部上并沿所述第一方向延伸，由此使得所述第一掺杂区与第二掺杂区之间形成垂直L型沟道，可以增加有效沟道长度，克服短沟道效应，有利于实现更小的特征尺寸；本实用新型的晶体管还具有第二栅极，能接入衬底电压，优化晶体管电性，该第二栅极还能作为备用栅极来替换损坏的所述第一栅极，提高使用寿命；本实用新型的晶体管的埋入式导线使晶体管外围的隔离更加容易形成。

技术领域

本实用新型涉及集成电路制造技术领域，尤其涉及一种晶体管和半导体存储器。

背景技术

在半导体器件尤其是存储器领域，增大器件集成度的方法包括减小器件特征尺寸和改善单元结构。但是随着特征尺寸的减小，小尺寸晶体管会产生严重的短沟道效应，故可以通过改善器件单元结构，例如设计立体的晶体管结构，可以使得在相同特征尺寸条件下单个器件单元所占面积大大减小，从而增大器件集成度。但是目前已有的很多立体晶体管没有衬底电压，会造成器件的电性降低。

因此需要设计一种新的立式晶体管结构和半导体存储器，能够提供衬底电压以改善晶体管电性。

实用新型内容

本实用新型的目的在于提供一种晶体管和半导体存储器，能提供衬底电压以改善晶体管电性，同时提高晶体管的良率。

为了实现上述目的，本实用新型提供一种晶体管，包括：

半导体衬底，所述半导体衬底具有鳍片，所述鳍片包括沿水平鳍片部以及设置在所述水平鳍片部的一端上的竖直鳍片部，且所述水平鳍片部中形成有第二掺杂区，所述竖直鳍片部中形成有第一掺杂区；

第一栅极，设置在所述水平鳍片部上并沿第一方向延伸；

第二栅极，设置在所述竖直鳍片部远离所述第一栅极一侧，并沿第一方向延伸，所述第二栅极与所述第一栅极并排设置并通过所述竖直鳍片部间隔开。

可选地，所述半导体衬底还具有沿所述第一方向延伸的第一沟槽，所述第一沟槽位于所述竖直鳍片部背向所述水平鳍片部的一侧，并且所述第一沟槽的底部延伸至所述水平鳍片部连接所述竖直鳍片部的一端的侧壁，并使所述竖直鳍片部背向所述水平鳍片部的侧壁以及所述水平鳍片部连接所述竖直鳍片部的一端的侧壁暴露在所述第一沟槽中；所述第二栅极埋设于所述第一沟槽中。

可选地，所述半导体衬底还具有第二沟槽，所述第二沟槽沿第二方向延伸并暴露出所述鳍片沿所述第二方向延伸的侧壁，所述第一沟槽沿着第一方向的端部延伸至所述第二沟槽，以使所述第一沟槽和所述第二沟槽在所述第二沟槽的侧壁上连通，所述第二沟槽中埋设有沿着第二方向延伸的埋入式导线，所述埋入式导线和第二掺杂区电连接，所述第一栅极和所述第二栅极沿第一方向延伸至所述第二沟槽中并跨设在所述埋入式导线上方。

可选地，所述的晶体管还包括导电接触结构，形成在所述第二沟槽中，并设置在所述埋入式导线和所述第二掺杂区之间，所述导电接触结构的一侧壁与所述第二掺杂区的侧壁表面接触，所述导电接触结构的另一侧壁与所述埋入式导线的侧壁表面接触，所述导电接触结构的底表面与所述第二沟槽底部的半导体衬底表面隔离。

可选地，所述的晶体管还包括第一介质层，所述第一介质层填充于所述第一沟槽和所述第二沟槽中并覆盖在所述竖直鳍片部远离所述第一栅极一侧的半导体衬底上，所述埋入式导线位于所述第二沟槽中的所述第一介质层上，所述第二栅极位于所述第一沟槽中的所述第一介质层上。

可选地，所述的晶体管还包括第二介质层，所述第二介质层填充在所述第二沟槽中并将所述埋入式导线掩埋在内。