[实用新型]一种半导体器件封装结构及半导体器件

说明书

本实用新型提供了一种半导体器件封装结构及半导体器件，所述半导体器件封装结构用于封装设置有基座以及多个引脚的半导体器件，所述多个引脚并排设置于所述基座的一侧；其特征在于，所述封装结构包括：包覆于所述基座外侧的封装壳体；和设置于所述多个引脚中相邻两个引脚之间的隔离凸台。基于本实用新型提供的半导体器件封装结构，不仅可以增加相邻两个引脚之间的爬电距离，避免污染造成器件打火失效，还可以给器件更好的支撑作用，可以避免和PCB接触，减少接触污染源的几率。

技术领域

本实用新型涉及半导体技术领域，特别是涉及一种半导体器件封装结构及半导体器件。

背景技术

封装，就是指把硅片上的电路管脚，用导线接引到外部接头处，以便与其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过PCB上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止环境中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB的设计和制造，因此它是至关重要的。

其中，TO封装是半导体行业中比较早的一种封装，可参考JEDEC和JEITA，最早应用在三极管芯片的封装中，属于单排直插封装。

由于在电源设计中，多使用例如TO-92封装的器件，此器件包含低电压引脚和高电压引脚，在通常洁净使用环境中，并不会发生异常，但是实际使用环境相对较为复杂，包含潮湿环境，化学元素污染等，就会造成高电压引脚与低低压引脚之间发生爬电问题，通常我们解决此类问题主要方法是在器件本体上喷涂三防漆，或者点密封胶，将引脚与外界环境隔离，减少爬电风险，但点胶与涂密封胶的方法会一定比率存在密封不严的情况，实际达不到密封隔离的效果，同时也增加了生产的工艺复杂度，提高了成本。

实用新型内容

本实用新型提供了一种半导体器件封装结构及半导体器件及半导体器件以克服上述问题或者至少部分地解决上述问题。

根据本实用新型的一个方面，提供了一种半导体器件封装结构，用于封装设置有基座以及多个引脚的半导体器件，所述多个引脚并排设置于所述基座的一侧；其特征在于，

所述封装结构包括：

包覆于所述基座外侧的封装壳体；和

设置于所述多个引脚中相邻两个引脚之间的隔离凸台。

可选地，所述隔离凸台基于所述封装壳体向设置所述引脚的方向延伸，且与所述相邻两个引脚平行设置。

可选地，所述半导体器件为高压三极管；所述引脚包括：高耐压引脚、低耐压引脚和接地引脚；

所述隔离凸台设置于所述高耐压引脚和低耐压引脚之间。

可选地，所述半导体器件封装结构包括TO-92封装结构、直插封装结构或SOP贴片封装结构。

根据本实用新型的另一个方面，还提供了一种半导体器件，其特征在于，包括：

基座；

设置于所述基座一侧的多个引脚；以及

上述任一项所述的半导体器件封装结构。

基于本实用新型提供的半导体器件封装结构，除了在半导体器件基底外侧包封封装壳体之外，还在多个引脚的相邻两个引脚之间设置隔离凸台，不仅可以增加相邻两个引脚之间的爬电距离，避免污染造成器件打火失效，还可以给器件更好的支撑作用，可以避免和PCB接触，减少接触污染源的几率。