[实用新型]3D存储器件

说明书

公开了一种3D存储器件包括：核心区域，所述核心区域具有沟道孔；辅助区域，所述辅助区域包括虚拟孔和/或沟槽；所述3D存储器件沿垂直于所述3D存储器件表面方向的底层为衬底，其中，所述沟道孔的底部具有外延层，所述虚拟孔和/或沟槽的底部具有氧化物层。本实用新型实施例在辅助区域的虚拟孔和/或沟槽内形成氧化物层，在核心区域的沟道孔内形成外延层，解决形成外延层带来的外延层不均匀以及电流泄漏等问题。

技术领域

本实用新型涉及存储器技术领域，特别涉及3D存储器件。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

3D存储器件包括形成存储单元的核心区域和形成外围结构的辅助区域。在3D存储器件，例如3D NAND闪存中，需要再核心区域的沟道孔底部形成外延层。在这过程中，在一些辅助区域，例如台阶区域(Stair Step，SS)的虚拟孔(Dummy Hole)和贯穿阵列接触(Through Array Contact， TAC)区屏障(barrier)中的沟槽(Trench)底部也是开放的，因此会一并在例如虚拟孔(Dummy Hole)和沟槽底部形成外延层。

在虚拟孔以及TAC屏障处的沟槽与沟道孔的直径以及高度不同，导致外延层不均匀以及电流泄漏等问题。

实用新型内容

鉴于上述问题，本实用新型的目的在于提供一种3D存储器件，可以解决由于在辅助区域形成外延层带来的外延层不均匀以及电流泄漏等问题。

根据本实用新型的一方面，提供一种3D存储器件，包括：

核心区域，所述核心区域具有沟道孔；

辅助区域，所述辅助区域包括虚拟孔和/或沟槽；

所述3D存储器件沿垂直于所述3D存储器件表面方向的底层为衬底，其中，所述沟道孔的底部具有外延层，所述虚拟孔和/或沟槽的底部具有氧化物层。

优选地，所述辅助区域包括台阶区域和贯穿阵列接触区域，所述台阶区域中具有所述虚拟孔，所述贯穿阵列接触区域中具有所述沟槽。

优选地，所述沟道孔、虚拟孔以及沟槽内均具有阻挡绝缘层-电荷俘获层-隧穿绝缘层-沟道层-介电质层结构。

优选地，在所述虚拟孔以及所述沟槽的底部形成氧化物层时，所述沟道孔是封闭的。

优选地，在所述沟道孔的底部形成外延层时，所述虚拟孔以及所述沟槽是封闭的。

优选地，所述沟道孔延伸至所述半导体结构的底层衬底，并在所述半导体结构的衬底中形成一定深度的第一凹槽。

优选地，所述外延层形成于所述第一凹槽内。

优选地，所述虚拟孔以及所述沟槽延伸至所述半导体结构的底层衬底，并在所述半导体结构的衬底中形成一定深度的第二凹槽。

优选地，所述氧化物层形成于第二凹槽内。

优选地，所述核心区域包括叠层结构，所述叠层结构包括交替堆叠的多个层间绝缘层和多个牺牲层。

本实用新型提供的3D存储器件，在辅助区域的虚拟孔和/或沟槽内形成氧化物层，在核心区域的沟道孔内形成外延层，解决由于在辅助区域形成外延层带来的外延层不均匀以及电流泄漏等问题。

进一步地，通过同一掩膜层先在虚拟孔和/沟槽内形成氧化物层，再在沟道孔内形成外延层，简化了工艺难度。