[实用新型]数据压缩电路、存储器及集成电路测试装置

说明书

本公开涉及一种数据压缩电路、存储器及集成电路测试装置，本公开实施例提供的数据压缩电路包括数据写入电路和数据读取电路；其中，数据写入电路包括一个第一输入接口、多个第一输出接口以及数据写入模块；数据读取电路包括多个第二输入接口、一个第二输出接口以及数据读取模块。在本公开实施例提供的数据压缩电路中，利用数据写入电路和数据读取电路的组合可以成倍地增加待测试集成电路的同测数量，显著提高了测试效率，降低了测试成本。

技术领域

本公开涉及电学技术领域，具体涉及一种数据压缩电路、存储器及集成电路测试装置。

背景技术

随着经济发展和技术的进步，集成电路产业取得了突飞猛进的发展。集成电路测试是集成电路产业链中的一个重要环节，为了实现集成电路的大规模集中化测试，集成电路自动化测试仪便应运而生。

由于集成电路自动化测试仪一般具有固定数量的测试通道，因此能够同时进行测试的集成电路的数量也将受到限制。以一台具有1024个测试通道的自动化测试仪为例，对于具有8个引脚的芯片而言，可以同时测试的芯片数量为128个；而对于具有16个引脚的芯片而言，可以同时测试的芯片数量则仅有64个。由此可见，受限于测试通道数量，能够同时测试的集成电路的数量也十分有限，测试效率较低。

因此，如何能够提高集成电路的同测数量进而提高测试效率是目前亟待解决的问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种数据压缩电路、存储器及集成电路测试装置，解决了集成电路同测数量有限、测试效率低下的技术问题。

根据本公开的一个方面，提供一种数据压缩电路，用于测试集成电路，其特殊之处在于，所述数据压缩电路包括数据写入电路和数据读取电路；

其中，所述数据写入电路包括：

一个第一输入接口，所述第一输入接口用于接收测试数据；

多个第一输出接口，所述第一输出接口与所述集成电路相连；

数据写入模块，所述数据写入模块根据所述第一输入接口接收到的测试数据通过多个所述第一输出接口向所述集成电路写入数据；

所述数据读取电路包括：

多个第二输入接口，所述第二输入接口与所述集成电路相连；

一个第二输出接口，所述第二输出接口与所述测试数据的发送方相连；

数据读取模块，所述数据读取模块通过多个所述第二输入接口从所述集成电路读取数据，根据所述数据生成测试结果，并通过所述第二输出接口向所述测试数据的发送方返回所述测试结果。

在本公开的一种示例性实施方式中，所述第一输出接口和所述第二输入接口均与所述集成电路的数据通道相连。

在本公开的一种示例性实施方式中，所述数据通道两两组合形成数据通道对；

所述数据写入模块通过所述第一输出接口向每个数据通道对内的两个数据通道写入相同的测试数据；

所述数据读取模块通过所述第二输入接口从每个数据通道对内的两个数据通道读取数据，并比较从所述两个数据通道读取的数据是否相同。

在本公开的一种示例性实施方式中，所述数据读取模块包括：

多个同或门元件，所述同或门元件的输入端与所述第二输入接口相连；

一个或者多个与门元件，所述与门元件的输入端与所述同或门元件的输出端相连，所述与门元件的输出端与所述第二输出接口相连。