[实用新型]半导体电容器

说明书

本实用新型提供一种半导体电容器，包含阵列层，所述阵列层一面设置有间隔排列的多个栅极导电层，在所述栅极导电层上设有保护所述栅极导电层的栅极导电层保护层，本实用新型通过保持所述栅极导电层的栅极导电层保护层厚度稳定，从而保障晶圆产品良率。

技术领域

本实用新型涉及半导体集成电路储存器技术领域，特别涉及内存组件装置构造及流程，尤其涉及一种半导体电容器。

背景技术

由于低压化学气相沉积(Low pressure chemical vapor deposition，简称：LPCVD)氮化硅炉管机台100在日常沉积薄膜时会沉积一部分氮化硅在晶舟110、内石英管102和外石英管101等部件(parts)上，如图1绘示氮化硅炉管机台100示意图。随着处理(Run)货的批次数越来越多，残留在parts上的薄膜会越来越多，会很容易脱落到晶圆上从而产生微尘(particle)。一般情况下，LPCVD氮化硅炉管在Run到定量批次后会进行周期自动去膜维护(AUTO CLN)。AUTO CLN是通过通入氟气等腐蚀性气体对残留在parts上的薄膜进行腐蚀，从而使残留的薄膜从parts上大量脱落并通过清除(Purge)等步骤送入厂务端。由于LPCVD氮化硅炉管的晶舟110、内石英管102和外石英管101等parts上的薄膜在AUTOCLN后被清除掉，所以机台在AUTO CLN后再次沉积时会补偿沉积一部分薄膜到这些parts上。随着Run的批次数逐渐增加，沉积在晶舟和内外石英管等parts上的薄膜逐渐饱和，需要补偿给这些parts上的薄膜会越来越少，沉积到晶圆上的薄膜会越来越多。

由于LPCVD氮化硅机台在AUTO CLN后再次沉积时会补偿沉积一部分薄膜到晶舟和内外石英管等parts上，并且随着Run的批次数逐渐增加，沉积在这些parts上的薄膜逐渐饱和，需要补偿给这些parts上的薄膜会越来越少。那么，在同一个AUTO CLN周期内，在相同的Run货条件下，AUTO CLN后第一Run批次的膜厚相较于AUTO CLN前的膜厚会降低很多，并随着Run货批次数的增加，沉积的膜厚越来越大。但是当沉积到parts上的薄膜饱和后，沉积到晶圆上的薄膜厚度基本不变，如图2所示。这种现象随着Run货制程的膜厚(target)的变大而更加明显。栅极导电层保护层(PG GATE SIN layer)是扩散氮化硅制程中膜厚target最大的制程(膜厚target为1800埃)，所以这种现象特别明显。

如图3所示，当栅极导电层保护层503(PG GATE SIN layer，Si₃N₄层)沉积的厚度过大时，会导致随后沉积的存储节点接触氧化物层504(SNC OX layer，SOD方式形成的SiO₂层)在平坦化(CMP)后遗留在阵列501(Array)区域上方的SiO₂层过厚。当遗留的存储节点接触氧化物层504的厚度过大时，在随后刻蚀存储节点接触氧化物层504和其上方的复合层505(oxide,carbon,SION etc...)时，由于蚀刻机器工艺的局限性，导致被刻蚀层不能蚀刻完全，进而导致随后沉积的存储节点接触(SNC)层506(Poly and metal etc…)不能和Array区域接触，存在遗留填充层H1，使工作元件失效。而当栅极导电层保护层503沉积的厚度过小时，会导致随后沉积的存储节点接触氧化物层在平坦化后遗留在Array区域上方的SiO₂层会过少，从而导致随后刻蚀存储节点接触氧化物层和其上方的复合层后的沟道长度变小，进而使沉积的存储节点接触层厚度过小，栅极导电层与金属层间距离K1过小，导致存储节点接触层上方的金属507与栅极导电层502的耦合效应过大，影响器件性能，如图4所示。所以，栅极导电层保护层503薄膜厚度的稳定性对于保证产品良率起着非常重要的作用。

实用新型内容