[实用新型]堆叠式芯片封装结构

说明书

本实用新型揭示了一种堆叠式芯片封装结构，所述封装结构包括：第一芯片，所述第一芯片表面上具有空白区域；第二芯片，所述第二芯片为倒装芯片，所述第二芯片倒装封装于所述第一芯片的空白区域上。本实用新型的堆叠式芯片封装结构通过将第二芯片封装于第一芯片的空白区域内，堆叠式封装充分利用了第一芯片背面的空白区域，减小了封装结构的平面面积，实现了封装的平面面积小型化。

技术领域

本实用新型属于半导体制造领域技术，尤其涉及一种堆叠式芯片封装结构。

背景技术

随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。

目前，晶圆级芯片尺寸封装(Wafer Level Chip Size Packaging，WLCSP)通常是把半导体芯片上外围排列的焊垫通过再分布过程分布成面阵排列的大量金属焊球，金属焊球也被称为焊接凸点。由于晶圆级芯片尺寸封装先在整片晶圆上进行封装和测试，然后再切割，因而有着更明显的优势：首先是工艺工序大大优化，晶圆直接进入封装工序，而传统工艺在封装之前要对晶圆进行切割、分类；并且，所述晶圆级芯片尺寸封装是所有集成电路一次封装，刻印工作直接在晶圆上进行，封装测试一次完成，有别于传统组装工艺，使得生产周期和生产成本大幅下降。

现有晶圆级芯片尺寸封装中当需要集成多颗芯片时，需在晶圆平面内形成多颗芯片，并通过再布线层实现芯片间的互联，最后通过焊接凸点作为多颗芯片的端子。采用上述方案虽然可进行多芯片的集成，但同一平面内的芯片大大增加了整个封装结构的平面面积，不利于芯片封装的小型化。

因此，针对上述技术问题有必要提供一种堆叠式芯片封装结构。

实用新型内容

本实用新型的目的在于提供一种堆叠式芯片封装结构，该结构通过将第二芯片堆叠封装于第一芯片表面的空白区域内，能够减小封装的平面面积，实现了芯片封装的小型化。

为实现上述实用新型目的，本实用新型采用如下技术方案，

一种堆叠式芯片封装结构，所述封装结构包括：

第一芯片，所述第一芯片表面上具有空白区域；

第二芯片，所述第二芯片为倒装芯片，所述第二芯片倒装封装于所述第一芯片的空白区域上。

作为本实用新型的进一步改进，所述封装结构包括：

第一芯片，所述第一芯片具有彼此相对的第一表面以及第二表面，所述第一芯片具有位于所述第一表面的感应区以及与感应区电耦合的焊垫；

形成于所述第一芯片的第二表面且朝向第一表面延伸的通孔，所述通孔底部暴露所述焊垫；

形成于所述第一芯片上的第一再布线层，所述第一再布线层自通孔的底部和侧壁延伸至所述第一芯片的第二表面，所述第一再布线层与所述焊垫电连接；

形成于所述第一芯片上未被第一再布线层覆盖的空白区域内的电连接部；

形成于所述空白区域内的第二再布线层，所述第二再布线层与所述电连接部电连接，且第二再布线层自电连接部围设形成的区域向外延伸；

第二芯片，所述第二芯片通过倒装工艺封装于第一芯片的空白区域上，所述第二芯片为倒装芯片，且第二芯片与所述电连接部对位封装；

形成于所述第一芯片的第二表面上部以及所述通孔中的阻焊层，所述阻焊层覆盖所述第一再布线层和第二再布线层；

形成于所述阻焊层上且电连接所述第一再布线层的第一电连接端子和电连接所述第二再布线层的第二电连接端子。