[实用新型]堆叠式芯片封装结构有效
| 申请号： | 201821281465.9 | 申请日： | 2018-08-09 |
| 公开（公告）号： | CN208580738U | 公开（公告）日： | 2019-03-05 |
| 发明（设计）人： | 谢国梁 | 申请（专利权）人： | 苏州晶方半导体科技股份有限公司 |
| 主分类号： | H01L23/538 | 分类号： | H01L23/538;H01L21/768 |
| 代理公司： | 南京利丰知识产权代理事务所(特殊普通合伙) 32256 | 代理人： | 王锋 |
| 地址： | 215000 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 芯片 空白区域 堆叠式芯片封装结构 本实用新型 封装结构 芯片倒装封装 堆叠式封装 面积小型化 倒装芯片 芯片表面 芯片封装 减小 封装 | ||
1.一种堆叠式芯片封装结构，其特征在于，所述封装结构包括：
第一芯片，所述第一芯片表面上具有空白区域；
第二芯片，所述第二芯片为倒装芯片，所述第二芯片倒装封装于所述第一芯片的空白区域上。
2.根据权利要求1所述的堆叠式芯片封装结构，其特征在于，所述封装结构包括：
第一芯片，所述第一芯片具有彼此相对的第一表面以及第二表面，所述第一芯片具有位于所述第一表面的感应区以及与感应区电耦合的焊垫；
形成于所述第一芯片的第二表面且朝向第一表面延伸的通孔，所述通孔底部暴露所述焊垫；
形成于所述第一芯片上的第一再布线层，所述第一再布线层自通孔的底部和侧壁延伸至所述第一芯片的第二表面，所述第一再布线层与所述焊垫电连接；
形成于所述第一芯片上未被第一再布线层覆盖的空白区域内的电连接部；
形成于所述空白区域内的第二再布线层，所述第二再布线层与所述电连接部电连接，且第二再布线层自电连接部围设形成的区域向外延伸；
第二芯片，所述第二芯片通过倒装工艺封装于第一芯片的空白区域上，所述第二芯片为倒装芯片，且第二芯片与所述电连接部对位封装；
形成于所述第一芯片的第二表面上部以及所述通孔中的阻焊层，所述阻焊层覆盖所述第一再布线层和第二再布线层；
形成于所述阻焊层上且电连接所述第一再布线层的第一电连接端子和电连接所述第二再布线层的第二电连接端子。
3.根据权利要求2所述的堆叠式芯片封装结构，其特征在于，所述第一芯片的第二表面上形成有第三再布线层，所述第三再布线层直接或间接导通相应的焊垫和电连接部。
4.根据权利要求3所述的堆叠式芯片封装结构，其特征在于，所述第三再布线层的一端电性连接至焊垫或第一再布线层，另一端电性连接至电连接部或第二再布线层。
5.根据权利要求2所述的堆叠式芯片封装结构，其特征在于，所述封装结构包括电性导通相应第一电连接端子和第二电连接端子的电连接线。
6.根据权利要求2所述的堆叠式芯片封装结构，其特征在于，所述封装结构还包括封装于第一芯片和第二芯片上的线路板，所述线路板上设有电性导通相应第一电连接端子和第二电连接端子的线路层。
7.根据权利要求2所述的堆叠式芯片封装结构，其特征在于，所述第一电连接端子形成于第一芯片第二表面上的至少一侧。
8.根据权利要求2所述的堆叠式芯片封装结构，其特征在于，每个第一芯片第二表面上的空白区域内封装有一个或多个第二芯片。
9.根据权利要求2所述的堆叠式芯片封装结构，其特征在于，所述阻焊层的厚度为10μm～50μm。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州晶方半导体科技股份有限公司，未经苏州晶方半导体科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201821281465.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：堆叠式芯片封装结构
- 下一篇：一种红外白光二合一安防用LED
