[实用新型]一种同步触发脉冲信号再生装置

说明书

本实用新型为一种同步触发脉冲信号再生装置，本装置包括基准时钟生成模块、时间间隔测量模块、输入延时调节模块、输出延时调节模块和FPGA模块。运行时基准时钟生成模块跟踪、锁定输入时钟信号，生成系统时钟信号，时间间隔测量模块测量基准时钟信号与外部同步触发信号的时间差，计算延时控制量，FPGA模块根据延时控制量调节输入延时调节模块的延时值，本实用新型将同步触发脉冲信号再生，输出多路同步触发脉冲信号，其重复频率、脉宽、延时独立可调，确保每次上电后输出的同步触发脉冲信号与输入脉冲信号间的相位差小于200ps，提高延时调节分辨率，减小输出与输入同步触发脉冲信号之间的时间抖动。

技术领域

本实用新型涉及同步触发脉冲技术，具体为一种同步触发脉冲信号再生装置。

背景技术

在高速摄影系统、高速数据采集、医疗设备及能源等需要精密时序控制的系统中，同步系统都是维持其正常运行至关重要的环节。有的甚至要求同步系统必须具备低触发抖动(小于500ps)，脉宽、延时量调节范围广，而且延时量调节必须具备皮秒级的分辨率。同步触发脉冲信号再生装置作为同步系统的组成部件，其性能优劣直接影响这些大型系统的运行效率和运行精度。目前通常使用计数器法实现的触发脉冲信号再生。但是即使采用100MHz的高端计数器，其分辨率最高只能达到10ns。而且由于输入触发脉冲信号与时钟信号难以对齐，输出的触发脉冲信号与输入触发脉冲信号之间会存在一个δt(0<δt<10ns)时间抖动。故现有的触发脉冲信号再生装置无法满足高精密时序控制系统运行效率和精度的要求，急需一种新的技术方案来有效地提高触发脉冲信号的分辨率，减小时间抖动。

实用新型内容

本实用新型的目的是提供一种同步触发脉冲信号再生装置，其包括基准时钟生成模块、时间间隔测量模块、输入延时调节模块、输出延时调节模块和FPGA模块。基准时钟生成模块跟踪、锁定外部输入时钟信号，并生成系统时钟信号，时间间隔测量模块测量基准时钟信号上升沿与外部同步触发信号的上升沿的时间差并计算延时控制量，FPGA模块根据延时控制量调节输入延时调节模块的延时值，减少装置输出信号的时间抖动，输出延时调节模块提高装置输出信号的分辨率。本实用新型将输入的具有某种固定频率和一定脉宽的同步触发脉冲信号进行信号再生，输出多路同步触发脉冲信号，各路同步触发脉冲信号的重复频率f、脉宽p、延时d独立可调，且消除上电时系统时钟与外部触发信号间相位差的随机性，确保每次上电后输出的同步触发脉冲信号跟输入的外部触发脉冲信号间的相位差小于200ps，提高延时调节分辨率，减小输出同步触发脉冲信号与输入同步触发脉冲信号之间的时间抖动。

本实用新型提供的一种同步触发脉冲信号再生装置，包括基准时钟生成模块和FPGA模块，还有时间间隔测量模块、输入延时调节模块和输出延时调节模块。

外部时钟信号输入至基准时钟生成模块，基准时钟生成模块的输出连接至输入延时调节模块，输入延时调节模块的输出连接至FPGA通用IO脚，输入的同步触发信号连接至FPGA模块通用IO脚，时间间隔测量模块也与FPGA的通用IO脚相连接；另外FPGA模块的同步串行接口(SPI接口)分别连接至时间间隔测量模块、输入延时调节模块和输出延时调节模块，以实现对这些模块的控制。FPGA模块输出的多路同步触发脉冲信号经输出延时调节模块的调节后为本装置输出的多路同步触发脉冲信号。

所述的外部时钟信号是2kHz～710MHz的时钟频率信号。

所述的基准时钟生成模块跟踪、锁定外部输入的时钟信号并生成系统时钟信号，其系统时钟信号输入所连接的输入延时调节模块；

所述的输入延时调节模块的延时调节分辨率为皮秒级，调节系统时钟信号得到基准时钟信号输入所述的FPGA模块；

所述的时间间隔测量模块的时间间隔测量为纳秒级，测量精度高于100皮秒；

所述的输出延时调节模块的延时调节分辨率为百皮秒级；