[实用新型]一种同步触发脉冲信号再生装置有效
| 申请号： | 201821233474.0 | 申请日： | 2018-08-01 |
| 公开（公告）号： | CN208384566U | 公开（公告）日： | 2019-01-15 |
| 发明（设计）人： | 王航;陈峰;许党朋;赵灏;吕宏伟;眭明;韦佳天;谢征;田小程;张新立;杨小亮 | 申请（专利权）人： | 中国电子科技集团公司第三十四研究所 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 桂林市持衡专利商标事务所有限公司 45107 | 代理人： | 欧阳波 |
| 地址： | 541004 广西壮*** | 国省代码： | 广西;45 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 同步触发脉冲信号 延时调节 时间间隔测量 本实用新型 基准时钟 生成模块 时钟信号 延时控制 再生装置 输出 触发脉冲信号 同步触发信号 测量基准 独立可调 生成系统 时间抖动 输出延时 输入脉冲 输入时钟 输入同步 重复频率 时间差 量调节 相位差 运行时 分辨率 多路 减小 脉宽 上电 延时 锁定 再生 跟踪 外部 | ||
1.一种同步触发脉冲信号再生装置，包括基准时钟生成模块和FPGA模块，其特征在于：
还包括时间间隔测量模块、输入延时调节模块和输出延时调节模块；
外部时钟信号输入至基准时钟生成模块，基准时钟生成模块的输出连接至输入延时调节模块，输入延时调节模块的输出连接至FPGA通用IO脚，输入的同步触发信号连接至FPGA模块通用IO脚，时间间隔测量模块也与FPGA的通用IO脚相连接；另外FPGA模块的同步串行接口分别连接至时间间隔测量模块、输入延时调节模块和输出延时调节模块；FPGA模块输出的多路同步触发脉冲信号经输出延时调节模块的调节后为本装置输出的多路同步触发脉冲信号；
所述的外部时钟信号是2kHz～710MHz的时钟频率信号；所述的基准时钟生成模块跟踪、锁定外部输入的时钟信号并生成系统时钟信号，其系统时钟信号输入所连接的输入延时调节模块；
所述的输入延时调节模块的延时调节分辨率为皮秒级，调节系统时钟信号得到基准时钟信号输入所述的FPGA模块；
所述的时间间隔测量模块的时间间隔测量为纳秒级，测量精度高于100皮秒；
所述的输出延时调节模块的延时调节分辨率为百皮秒级。
2.根据权利要求1所述的同步触发脉冲信号再生装置，其特征在于：
所述的FPGA模块的工作频率等于或高于100MHz，所含逻辑单元等于或多于150000个，并含时钟计数器、集成式PCI总线模块、存储器和集成存储控制器；所述时钟计数器为32位、100MHz高速时钟计数器。
3.根据权利要求1所述的同步触发脉冲信号再生装置，其特征在于：
本装置输出的各路同步触发脉冲信号以Hz为单位的重复频率值f是输入的同步触发脉冲信号重复频率的整数分频值。
4.根据权利要求1所述的同步触发脉冲信号再生装置，其特征在于：
所述输出延时调节模块之后还接有电容隔离电路，多路同步触发信号经过电容隔离电路后输出。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第三十四研究所，未经中国电子科技集团公司第三十四研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201821233474.0/1.html，转载请声明来源钻瓜专利网。
