[实用新型]半导体器件

说明书

本申请涉及半导体器件。一种半导体器件包括：半导体衬底，所述半导体衬底具有由沟槽围绕的第一区域和第二区域；和对所述沟槽进行填充的绝缘材料；其中填充所述沟槽的所述绝缘材料在与所述第一区域的边缘相邻的位置处被填充到所述边缘之上的水平；和其中填充所述沟槽的所述绝缘材料在与所述第二区域的边缘相邻的位置处被填充到所述边缘之下的水平。由此提供性能改进的半导体器件。

技术领域

本专利申请涉及半导体器件。

背景技术

在包括场效应晶体管的电子芯片中会出现各种问题。

具体而言，在这样的晶体管中的一个问题是：通常，晶体管越小，泄漏电流的相对值越高。这导致高能量消耗。

另一个问题是，被设计为是相同的晶体管实际上通常展现出不同的电气特性，特别是不同的阈值电压。当工作温度降低时，这些电气特性之间的差异通常趋向于变得更差。这在实际获得所设想的电气特性方面导致各种困难。这些困难尤其出现在芯片被提供用于例如在测量设备中的模拟操作和/或用于例如在负的环境温度下的冷操作的情况中。这通常会导致某些芯片在制造后的检查期间被抛弃。

此外，电子芯片可以包括由控制栅极覆盖的浮置栅极晶体管类型的存储器点。除了上述关于晶体管的问题之外，由于需要施加相对高的编程电压的事实，这样的存储器点展现出晶体管的栅极绝缘体的劣化的问题。

用于解决上述各种问题的各种已知方法，如果期望同时针对不同类型(N沟道和P沟道)的晶体管和/或存储器点实现上述问题的解决，则需要大量的制造步骤。

实用新型内容

本专利申请旨在提供改进的半导体器件，以克服上述问题。

本申请的一个方面涉及一种半导体器件。该半导体器件包括：半导体衬底，所述半导体衬底具有由沟槽围绕的第一区域和第二区域；和对所述沟槽进行填充的绝缘材料；其中填充所述沟槽的所述绝缘材料在与所述第一区域的边缘相邻的位置处被填充到所述边缘之上的水平；和其中填充所述沟槽的所述绝缘材料在与所述第二区域的边缘相邻的位置处被填充到所述边缘之下的水平。

在一个实施例中，该半导体器件还包括：覆盖在所述第一区域上方的第一栅极电介质层；覆盖在所述第二区域上方的第二栅极电介质层；第一栅极区域，所述第一栅极区域覆盖在所述第一区域上方并通过所述第一栅极电介质而与所述第一区域绝缘，所述第一栅极区域通过所述绝缘材料而与所述第一区域的边缘隔开；和第二栅极区域，所述第二栅极区域覆盖在所述第二区域上方并且与所述第二区域绝缘，所述第二栅极区域包括低于所述第二区域的上表面的水平而延伸的部分。

在一个实施例中，所述第一区域是p掺杂区域并且所述第一栅极区域是n沟道晶体管的栅极，并且其中所述第二区域是n掺杂区域并且所述第二栅极区域是p沟道晶体管的栅极。

在一个实施例中，所述半导体衬底是SOI结构的上半导体层。

本申请的另一方面涉及一种半导体器件。该半导体器件包括：半导体衬底，所述半导体衬底具有第一区域和通过沟槽与所述第一区域隔开的第二区域；在所述沟槽内的绝缘材料；其中所述第二区域周围的所述绝缘材料的表面具有凹坑形式的形状；和其中所述第一区域周围的所述绝缘材料的表面具有与所述第二区域周围的所述形状不同的形状。

在一个实施例中，所述第二区域周围的所述绝缘材料的表面低于所述第二区域的上表面；以及所述第一区域周围的所述绝缘材料的表面高于所述第二区域的上表面。

在一个实施例中，所述第一区域周围的所述绝缘材料不覆盖在所述第一区域上方。

一个实施例提供了一种包括通过填充有绝缘体的沟槽分离的第一半导体区域和第二半导体区域的器件。所述绝缘体的表面在所述第二区域周围具有凹坑形式的形状，并且在所述第一区域周围具有与在所述第二区域周围的所述形状不同的形状。