[实用新型]半导体电容装置

说明书

本实用新型提供一种半导体电容装置，采用包含第一牺牲层、第一支撑层、第二牺牲层、第二支撑层、第三牺牲层及第三支撑层的三层牺牲层及三层支撑层的叠层结构，以提高电容高度，通过将第一牺牲层及第二牺牲层分两次沉积形成下层及上层，且每一牺牲层中上层的硼比例较下层的硼比例低，使得上层的硬度较下层高，以提高蚀刻电容孔时叠层结构的结构强度。采用化学机械研磨工艺去除阻挡层的过程中，阻挡层的去除速率大于第一导电层的去除速率，使得第一导电层具有凸出于第三支撑层的凸出部，可进一步提高双面电容的下电极的面积，从而提高整体电容值。

技术领域

本实用新型属于半导体器件设计及制造领域，特别是涉及一种半导体电容装置及其制作方法。

背景技术

电容器作为集成电路中的必要元件之一，在电路中具有电压调整、滤波等功能，因而被广泛用于集成电路中，例如，电容器是动态随机存储器(DRAM)、静态随机存储器(SRAM)和一些微处理器的必要元件。

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器10和晶体管11；晶体管11的栅极与字线13相连、晶体管11的漏极/源极与位线12相连、晶体管11的源极/漏极与电容器10相连；字线13上的电压信号能够控制晶体管11的打开或关闭，进而通过位线12读取存储在电容器10中的数据信息，或者通过位线12将数据信息写入到电容器10中进行存储，如图1所示。

随着半导体器件尺寸微缩，电容器在衬底上的横向面积逐渐减小。垂直电容器是在衬底中形成深槽，利用深槽的侧壁提供电容器的主要极板面积，以此减少电容器在芯片表面所占用的横向面积，同时仍然可以获得较大的电容。

现有的电容器通常采用两层牺牲层及两层支撑层实现，这种电容器的制作工艺如图2～图5所示，包括以下步骤：

1)提供一基底201，所述基底201上具有电容触点202，如图2所示；

2)于所述基底201上形成刻蚀停止层203，于所述刻蚀停止层203上依次形成第一牺牲层204、第一支撑层205、第二牺牲层206、第二支撑层207以及阻挡层208，如图2所示；

3)刻蚀出电容孔209，如图2所示；

4)去除所述阻挡层208，然后于所述电容孔209底部及侧壁沉积电容下电极210，如图3所示；

5)采用干法刻蚀及湿法腐蚀工艺依次打开支撑层207、204的腐蚀窗口并将牺牲层206、204去除，如图4所示；

6)于所述电容下电极210的内表面及外表面形成电容介质211，然后形成电容上电极212，最后沉积介质层213，以完成电容器的制作。

然而，提高电容器极板高度虽然可以大大地提高电容器的电容，但是，较高的电容器高度存在较高的机械强度要求，具有较大高度的电容器容易面临倒塌的风险。

基于以上所述，提供一种可以有效提高电容器高度，并能避免电容器倒塌的半导体电容装置及其制作方法实属必要。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体电容装置及其制作方法，用于解决现有技术中具有较大高度的电容器容易面临倒塌风险的问题。