[实用新型]一种CPU背板时钟测试装置

说明书

本实用新型提供一种CPU背板时钟测试装置，包括：时钟芯片、向时钟芯片传送使能信号的使能电路、放大电路、电源电路和时钟测试仪；使能电路与时钟芯片的使能端口连接，时钟芯片的时钟输出端口通过放大电路与时钟测试仪连接；电源电路分别与使能电路、放大电路和时钟芯片连接。在CPLD中写入All Power on模式，即在CPU不在位的情况下，不需要系统时序逻辑，只用CPLD使时钟芯片控制端使能，即可使时钟芯片产生时钟信号给CPU端，本实用新型可以在不装CPU的情况下，对时钟信号测试点进行测试，方便测试。

技术领域

本实用新型涉及服务器时钟测试领域，尤其涉及一种CPU背板时钟测试装置。

背景技术

时钟是广泛应用于服务器等电子产品的元器件，包括晶体振荡器和锁相环，主要用于系统收发数据的同步和锁存。时钟信号是时序逻辑的基础，决定逻辑单元中的状态何时更新，是有固定周期的信号量。在时钟的应用中，我们可以使用时钟来同步CPU的不同进程。CPU中的电路可分为时序电路和组合逻辑电路。其中，时序逻辑设备上需要使用时钟。基本上，时序逻辑设备只能通过上升沿或下降沿来改变周期输出。在信号完整性的理念中，时钟信号的质量将会对数字逻辑和数字的采集产生影响，所以对时钟信号的频率、占空比、抖动、上升时间、下降时间及单调性等参数的测试显得非常必要。

目前的服务器产品中，采用的设计架构都至少包含2颗CPU，主板的元器件及信号走线均比较密集，这样使得PCB占用的面积比较大，时钟信号的测试点的选择对测试结果的影响也比较大。依据信号测试的原则，测试点会选在信号的终端，用于评估进入芯片的时钟信号质量。对于CPU时钟信号来说，由于CPU散热片、CPU背板等结构因素，信号的测试点一般在CPU背板之下，使得探棒不能直接点测到测试点，造成信号测试的困难。如果将CPU背板拆掉，就造成时钟信号不能测试。

发明内容

为了克服上述现有技术中的不足，本实用新型提供一种CPU背板时钟测试装置，其特征在于，包括：使能电路、放大电路、电源电路、时钟芯片U3以及时钟检测仪U4；

使能电路与时钟芯片U3使能端口连接，时钟芯片U3时钟输出端口与放大电路的时钟输入端连接，放大电路时钟输出端与时钟检测仪U4连接；

电源电路分别与使能电路、放大电路和时钟芯片U3连接；

使能电路用于产生使能信号，并将使能信号传输至时钟芯片U3；

时钟芯片U3用于接收使能信号，产生时钟信号；

放大电路用于放大时钟芯片U3的时钟信号，并将时钟信号传输至时钟检测仪U4进行时钟信号的检测。

优选的，使能电路包括：CPLD模块U5、电阻R1、稳压二极管D1、稳压二极管D2、二极管D3和MOS管M；

CPLD模块U5分别与稳压管二极管D1的正极、MOS管M的栅极连接，稳压管二极管D1的负极与稳压二极管D2的负极连接，稳压二极管D2的正极接地；MOS管M的源极接地，MOS管M的漏极分别连接时钟芯片U3的使能接口和电阻R1的第一端，电阻R1的第二端连接电源电路。

优选的，CPLD模块U5为EPM7000系列CPLD。

优选的，放大电路包括：运算放大器U1、电阻R2、电阻R3和电容C1；

运算放大器U1的反相输入接口连接时钟芯片U3的时钟输出端口，正相输出接口通过电阻R2接地；

运算放大器U1的输出接口与时钟检测仪的输入端口连接，并通过电阻R3与运算放大器U1的正相输出接口连接；

运算放大器U1电源接口连接电源电路，并通过电容C1接地。

优选的，运算放大器采用TL061BI-FET单运算放大器。