[实用新型]一种CPU背板时钟测试装置

权利要求书

1.一种CPU背板时钟测试装置，其特征在于，包括：使能电路、放大电路、电源电路、时钟芯片U3以及时钟检测仪U4；

使能电路与时钟芯片U3使能端口连接，时钟芯片U3时钟输出端口与放大电路的时钟输入端连接，放大电路时钟输出端与时钟检测仪U4连接；

电源电路分别与使能电路、放大电路和时钟芯片U3连接；

使能电路用于产生使能信号，并将使能信号传输至时钟芯片U3；

时钟芯片U3用于接收使能信号，产生时钟信号；

放大电路用于放大时钟芯片U3的时钟信号，并将时钟信号传输至时钟检测仪U4进行时钟信号的检测。

2.根据权利要求1所述的CPU背板时钟测试装置，其特征在于，

使能电路包括：CPLD模块U5、电阻R1、稳压二极管D1、稳压二极管D2、二极管D3和MOS管M；

CPLD模块U5分别与稳压管二极管D1的正极、MOS管M的栅极连接，稳压管二极管D1的负极与稳压二极管D2的负极连接，稳压二极管D2的正极接地；MOS管M的源极接地，MOS管M的漏极分别连接时钟芯片U3的使能接口和电阻R1的第一端，电阻R1的第二端连接电源电路。

3.根据权利要求1所述的CPU背板时钟测试装置，其特征在于，

CPLD模块U5为EPM7000系列CPLD。

4.根据权利要求1所述的CPU背板时钟测试装置，其特征在于，

放大电路包括：运算放大器U1、电阻R2、电阻R3和电容C1；

运算放大器U1的反相输入接口连接时钟芯片U3的时钟输出端口，正相输出接口通过电阻R2接地；

运算放大器U1的输出接口与时钟检测仪的输入端口连接，并通过电阻R3与运算放大器U1的正相输出接口连接；

运算放大器U1电源接口连接电源电路，并通过电容C1接地。

5.根据权利要求4所述的CPU背板时钟测试装置，其特征在于，

运算放大器采用TL061BI-FET单运算放大器。

6.根据权利要求1所述的CPU背板时钟测试装置，其特征在于，

电源电路包括：电源、电容C2、电源芯片U2和二极管D4；

电源与二极管D4正极连接，二极管D4负极分别连接电源芯片U2的输入接口和电容C2的一端，电容C2的另一端接地；

电源芯片的输出端口分别连接运算放大器U1的正相输出接口、CPLD模块U5、时钟芯片U3、电阻R1的第二端和运算放大器U1的电源接口。