[实用新型]显示器件及其像素电路

说明书

本实用新型涉及一种像素电路。包括：连接走线，连接走线用于外接扫描线和数据线。第一存储电容，包括第一导电层、第一介电层和第二导电层，第一介电层设置于所述第一导电层和所述第二导电层之间。第二存储电容，包括第二导电层、第二介电层和第三导电层，第二介电层设置于第二导电层和第三导电层之间。连接走线设置在第二介电层上，与第三导电层位于同一膜层中。本实用新型还涉及一种具有上述像素电路的显示器件。本实用新型的显示器件及其像素电路，能够扩展像素电路的存储电容值，同时不会影响显示器件的开口率，并且不会增加工艺步骤。

技术领域

本实用新型涉及显示技术领域，特别是涉及一种像素电路和具有该像素电路的显示器件。

背景技术

近年来，随着显示技术的发展，显示器件的分辨率越来越高，像素单元的尺寸越来越小。特别是在有源矩阵显示器件中，像素电路更为复杂。同时还需要满足一定的开口率，使得存储电容的面积会越来越小，达不到理想的要求。

现有技术中，通常会牺牲开口率，扩大存储电容的面积，或是采用透明导电层作为存储电容。但是存储电容的面积仍然有限，电容量很难得到扩充。

实用新型内容

基于此，本实用新型提供了一种显示器件及其像素电路，能够扩展像素电路的存储电容值，同时不会影响显示器件的开口率，并且不会增加工艺步骤。

一种像素电路，包括：

连接走线，所述连接走线外接扫描线和数据线；

第一存储电容，包括第一导电层、第一介电层和第二导电层组成，所述第一介电层设置于所述第一导电层和所述第二导电层之间；

第二存储电容，包括位于所述第二导电层(222)远离所述第一导电层(221) 一侧上方的第三导电层(231)、与第一存储电容共用的所述第二导电层(222)，和设置于所述第二导电层(222)和第三导电层(231)之间的第二介电层(233)；

所述连接走线设置在所述第二介电层上，与所述第三导电层位于同一膜层中。

上述像素电路，具有两个存储电容，并且第三导电层是与所述连接走线同时制备得到的，不会增加额外的工序。同时不需要扩大存储电容的面积，不会影响所述像素电路的开口率。

在其中一个实施例中，所述第三导电层与所述第一导电层电连接。

在其中一个实施例中，所述像素电路还包括第一晶体管，所述第一晶体管具有栅极；

所述第一导电层与所述栅极电连接。

在其中一个实施例中，所述第二导电层与所述连接走线电连接。

在其中一个实施例中，所述第一导电层为所述栅极。

在其中一个实施例中，所述像素电路还包括第一过孔，所述第三导电层与所述第一导电层通过所述第一过孔电连接。

在其中一个实施例中，所述像素电路还包括第二过孔，所述第二导电层与所述连接走线通过所述第二过孔电连接。

在其中一个实施例中，所述第一导电层、所述第二导电层和所述第三导电层在基板上的投影至少部分重叠。

本实用新型还涉及一种显示器件，包括：

扫描线；

数据线；

像素电路，包括：

连接走线，所述连接走线外接所述扫描线和所述数据线；

第一存储电容，包括第一导电层、第一介电层和第二导电层，所述第一介电层设置于所述第一导电层和所述第二导电层之间；