[实用新型]一种高电子迁移率晶体管外延结构

说明书

本实用新型提供了一种高电子迁移率晶体管外延结构，包括硅衬底，在硅衬底上依次设有缓冲层、位错锐减结构、高阻层、沟道层、势垒层和盖层，所述位错锐减结构包括AlN应力层、GaN三维层和GaN合并层，所述GaN三维层为利用晶格常数差异在所述AlN应力层上形成的，所述GaN合并层为利用所述GaN三维层的侧向外延形成的。本实用新型在缓冲层和GaN高阻层之间引入一层位错锐减结构，即利用AlN与GaN之间的晶格常数差异形成的应力，在AlN应力层上直接生长GaN三维层，然后通过采用侧向外延技术在GaN三维层上形成GaN合并层，这样就无需二次外延，结构简单且实用性高，同时可以大幅地降低HEMT材料中的位错密度，提高晶体质量，从而提升HEMT器件的电子迁移率、击穿电压等特性。

技术领域

本实用新型属于半导体技术领域，特别是涉及一种高电子迁移率晶体管外延结构。

背景技术

相比于第一、二代半导体材料，第三代半导体材料GaN材料具有禁带宽度大、击穿场强高、电子迁移率大、抗辐射能力强等优点，其在电力电子器件领域具有极大的发展潜力。其中硅衬底GaN基电力电子器件就是其中的研究热点，主要原因是硅衬底具有良好的散热性能且成本低廉，不仅容易获得不同尺寸不同类型的衬底，而且基于硅衬底的GaN基器件可与传统的硅器件进行系统集成。

目前，在硅衬底上生长GaN难度比较大，主要表现在以下两个方面：第一，由于硅衬底热膨胀系数远小于GaN，在高温下生长GaN再降至室温后，GaN层会受到来自硅衬底的张应力，导致外延片弯曲甚至龟裂；第二，由于硅衬底与GaN晶格失配大，导致GaN晶体质量差，位错密度大。现在常用的做法是在硅衬底与GaN之间插入应力缓冲层，该应力缓冲层包含Al组分逐渐减小的多个Al_xGa_1-xN层，例如AlN-Al_0.7Ga_0.3N-Al_0.3Ga_0.7N-GaN，该应力缓冲层能够利用各层之间的晶格常数差异形成的压应力来平衡硅衬底的热膨胀系数差异带来的张应力。上述做法可在一定程度上有效地降低GaN受到的张应力，消除裂纹，但是其对提高GaN的晶体质量有限；还有尽管多个Al_xGa_1-xN层之间的界面可降低位错密度，但是GaN中存留的位错密度仍然偏高，这样就会降低器件击穿电压，减小电子迁移率，从而使当前硅衬底GaN基电力电子器件的性能远低于理论极限。

实用新型内容

针对上述现有技术，本实用新型要解决的技术问题在于提供一种击穿电压高、电子迁移率大的高电子迁移率晶体管外延结构。

为解决上述技术问题，本实用新型提供了一种高电子迁移率晶体管外延结构，包括硅衬底，在硅衬底上依次设有缓冲层、位错锐减结构、高阻层、沟道层、势垒层和盖层，所述位错锐减结构包括AlN应力层、GaN三维层和GaN合并层，所述GaN三维层为利用晶格常数差异在所述AlN应力层上形成的，所述GaN合并层为利用所述GaN三维层的侧向外延形成的。

更优的，所述AlN应力层的厚度为h，其中10nm≤h≤50nm。

更优的，所述缓冲层为由AlN，Al_xGa_(1-x)N，Al_yGa_(1-y)N依次组成的三层结构，其中0.5≤x≤0.9，0.2≤y≤0.6，且y＜x。

更优的，所述的缓冲层为由AlN，Al_xGa_(1-x)N，Al_yGa_(1-y)N，GaN依次组成的四层结构，其中0.5≤x≤0.9，0.2≤y≤0.6，且y＜x。

更优的，所述高阻层为掺杂碳元素的GaN层，厚度为2μm～5μm，所述GaN高阻层的碳元素掺杂浓度为1×10¹⁸～1×10²⁰/cm³。