[实用新型]一种栅极嵌入小岛式可控硅静电防护器件

说明书

本实用新型公开了一种栅极嵌入小岛式可控硅静电防护器件，包括P型衬底；P型衬底内设有P阱和N型深阱；P阱内设有第一P+注入区、第一N+注入区、第一Poly注入层、第二P+注入区，第二Poly注入层跨接在P阱和N型深阱之间，N型深阱内设有第二N+注入区、第三P+注入区、第三N+注入区，所述第一N+注入区、第一P+注入区、第一Poly注入层、第二Poly注入层连接在一起作为器件的阴极；所述第三P+注入区和第四N+注入区连接在一起作为器件的阳极。本实用新型的可控硅静电防护器件在其栅极嵌入悬浮P+层，可在降低器件触发电压的同时增强器件维持电压，且不改变器件面积，可使用标准工艺与被保护电路片上集成。

技术领域

本实用新型涉及集成电路静电防护领域，特别涉及一种栅极嵌入小岛式可控硅静电防护器件。

背景技术

在集成电路(Integrated Circuit，简称IC)领域，静电放电问题(Electro-StaticDischarge，以下简称 ESD)一直被视为一个相当严重的可靠性问题，据统计，由于 ESD/EOS造成的芯片失效约占芯片总失效数的 30%-50%。对于芯片而言，ESD 现象具体表现为：外部环境或芯片内部积累的大量静电电荷瞬间通过引脚(PIN)进入或流出芯片内部，此瞬态大电流峰值可以达到数安培以上，足以造成 PN 结击穿、金属熔断、栅氧化层击穿等不可恢复性损伤。芯片在生产制造、测试、存放和运输过程中，每一个阶段每一个步骤都可能会造成ESD 损害，具有很大的偶然性和随机性，尽管 ESD 产生的途径已经被人们所了解，但采取多种措施仍无法从产生环节完全避免 ESD 的发生，因此设计相应 ESD 保护器件及电路、增强集成电路芯片的 ESD 耐受能力成为集成电路失效防护设计的研究重点。

可控硅器件（Silicon Controlled Rectifier，SCR）是芯片内ESD防护的常规器件结构，可控硅器件与二极管、栅极接地N型场效应晶体管和双极型晶体管这些常规静电防护器件结构相比，具有单位面积泄放电流大、导通电阻小、鲁棒性强、防护级别高的优点，且它可在半导体平面工艺上实现。但是，SCR 器件的引入将带来新的问题，例如维持电压低、易闩锁、触发电压高、响应速度慢缺点。

LDMOS（Lateral Double Diffused Metal Oxide Semiconductor Field EffectTransistor）横向双扩散金属－氧化物场效应晶体管晶体管已广泛应用于电源管理集成电路、LED/LCD驱动器、手持和汽车电子等高压功率集成电路。通常，它也被用做这些IC的静电防护器件，原因是它可以同时用作输出驱动器和ESD保护器件。与普通 NMOS 器件相比，LDMOS 在静电应力下表现出不同的静电防护特性。它的 ESD 电流控制能力相对较弱，原因是LDMOS通常在骤回后即刻失效。因此，如果不采取器件结构改进或者外加触发电路等特殊手段，很难达到商用芯片的静电防护标准。增加器件面积看似是提高器件静电防护等级的一种简单方法，但是对MOSFET，特别是是高压 LDMOS 器件并不是最有效的。大面积或叉指状静电箝制器件静电防护能力的提高并不与器件面积大小或器件叉指数目成正比，其根本原因是各个寄生三极管 BJT 的非均匀触发引发 LDMOS 器件中的电流聚集效应，导致了器件未能充分发挥防护潜能而过早失效。LDMOS具有高增益、高跨导、频率响应好、高线性、控制简单、开关速度快、大的安全工作区、无闭锁、热稳定性好、易与 CMOS 电路集成等优点而得到了广泛的应用，因此，在标准高压CDMOS工艺中，如何在有限的硅片面积上、不违反设计规则要求的前提下，提高高压LDMOS的ESD鲁棒性是十分值得研究的。

如图1所示，为一种典型LDMOS可控硅静电防护器件剖面图，其等效电路图如图2所示。该器件可以用于片上功率集成电路的ESD防护，因为内嵌LDNMOS耐压器件可以明显改善防护器件的耐压能力和鲁棒性，但是当运用在±45V的高压环境中时，其触发电压过高，其维持电压过低。因此，在这种典型的嵌入LDPMOS的SCR器件的基础上进行对其触发电压和维持电压的优化是十分有必要的。