[实用新型]一种片外NORFLASH存储芯片启动电路有效
| 申请号： | 201820318310.1 | 申请日： | 2018-03-07 |
| 公开（公告）号： | CN207895434U | 公开（公告）日： | 2018-09-21 |
| 发明（设计）人： | 周秀明;曹明;徐刚 | 申请（专利权）人： | 南京方能自动化设备有限公司;周秀明 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16 |
| 代理公司： | 南京常青藤知识产权代理有限公司 32286 | 代理人： | 金迪 |
| 地址： | 210000 江苏省*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储芯片 本实用新型 启动电路 启动代码区 地址总线 快速启动 数据总线 在线更新 编程器 | ||
1.一种片外NORFLASH存储芯片启动电路，其特征在于，包括CPU以及与所述CPU连接的BMS和NORFLASH存储芯片，所述CPU与所述NORFLASH存储芯片之间通过数据总线和地址总线相互连接，所述CPU与所述NORFLASH存储芯片之间还连接有SDRAM，所述CPU内设SRAM，所述SRAM与所述NORFLASH存储芯片相互连接。
2.根据权利要求1所述的一种片外NORFLASH存储芯片启动电路，其特征在于，所述CPU设有NCS0片选管脚，所述NORFLASH存储芯片通过所述NCS0片选管脚与所述CPU连接。
3.根据权利要求1所述的一种片外NORFLASH存储芯片启动电路，其特征在于，所述SDRAM与所述数据总线和所述地址总线相互连接，所述SDRAM与所述数据总线和所述地址总线之间设有双向数据地址总线，所述SDRAM通过所述双向数据地址总线连接到所述数据总线和所述地址总线上。
4.根据权利要求1所述的一种片外NORFLASH存储芯片启动电路，其特征在于，所述CPU还连接有主时钟，所述主时钟与所述CPU之间还设有缓冲器。
5.根据权利要求4所述的一种片外NORFLASH存储芯片启动电路，其特征在于，所述主时钟包括100M时钟和32.768K时钟，所述100M时钟和所述32.768K时钟与所述CPU之间分别设有所述缓冲器。
6.根据权利要求1所述的一种片外NORFLASH存储芯片启动电路，其特征在于，所述CPU还分别连接有JTAG编程接口和以太网芯片。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京方能自动化设备有限公司;周秀明，未经南京方能自动化设备有限公司;周秀明许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201820318310.1/1.html，转载请声明来源钻瓜专利网。
