[实用新型]延迟元件、延迟线以及电路

权利要求书

1.一种延迟元件，其特征在于，包括：

第一XOR逻辑门，具有定义所述延迟元件的第一输入端子的第一输入；以及

第二XOR逻辑门，具有被连接到所述第一XOR逻辑门的输出的第一输入、以及定义所述延迟元件的输出端子的输出，

其中所述第一XOR逻辑门的第二输入被连接到所述第二XOR逻辑门的第二输入，所连接的第二输入定义所述延迟元件的第二输入端子。

2.根据权利要求1所述的延迟元件，其特征在于，被施加到所述延迟元件的所述第二输入端子的配置信号的第一状态控制所述延迟元件，以对在所述延迟元件的所述第一输入端子处接收到的输入信号的上升沿和下降沿施加对称的延迟，并且其中被施加到所述延迟元件的所述第二输入端子的配置信号的第二状态控制延迟元件，以对在所述延迟元件的所述第一输入端子处接收到的所述输入信号的上升沿和下降沿施加不同的延迟。

3.一种延迟线，包括串联连接的多个延迟元件，其特征在于，每个延迟元件包括：

第一XOR逻辑门，具有定义所述延迟元件的第一输入端子的第一输入；以及

第二XOR逻辑门，具有被连接到所述第一XOR逻辑门的输出的第一输入、以及定义所述延迟元件的输出端子的输出，

其中所述第一XOR逻辑门的第二输入被连接到所述第二XOR逻辑门的第二输入，所连接的第二输入定义所述延迟元件的第二输入端子。

4.根据权利要求3所述的延迟线，其特征在于，被施加到每个延迟元件的所述第二输入端子的配置信号的第一状态控制所述延迟元件，以对在所述延迟元件的所述第一输入端子处接收到的输入信号的上升沿和下降沿施加对称的延迟，并且其中被施加到每个延迟元件的所述第二输入端子的配置信号的第二状态控制延迟元件，以对在所述延迟元件的所述第一输入端子处接收到的所述输入信号的上升沿和下降沿施加不同的延迟。

5.根据权利要求3所述的延迟线，其特征在于，还包括插入在两个串联连接的延迟元件之间的至少一个多路复用器，所述至少一个多路复用器具有连接到所述两个串联连接的延迟元件中的第一个延迟元件的输出的第一输入、并且具有连接到所述两个串联连接的延迟元件中的所述第一个延迟元件的输入的第二输入。

6.一种串联连接的多条延迟线，其特征在于，所述多条延迟线中的至少一条延迟线包括串联连接的多个延迟元件，其中每个延迟元件包括：

第一XOR逻辑门，具有定义所述延迟元件的第一输入端子的第一输入；以及

第二XOR逻辑门，具有被连接到所述第一XOR逻辑门的输出的第一输入、以及定义所述延迟元件的输出端子的输出，

其中所述第一XOR逻辑门的第二输入被连接到所述第二XOR逻辑门的第二输入，所连接的第二输入定义所述延迟元件的第二输入端子。

7.根据权利要求6所述的多条延迟线，其特征在于，被施加到每个延迟元件的所述第二输入端子的配置信号的第一状态控制所述延迟元件，以对在所述延迟元件的第一输入端子处接收到的输入信号的上升沿和下降沿施加对称的延迟，并且其中被施加到每个延迟元件的所述第二输入端子的配置信号的第二状态控制延迟元件，以对在所述延迟元件的所述第一输入端子处接收到的所述输入信号的上升沿和下降沿施加不同的延迟。

8.根据权利要求6所述的多条延迟线，其特征在于，还包括插入在两个串联连接的延迟线之间的至少一个多路复用器，所述至少一个多路复用器具有连接到所述两条串联连接的延迟线中的第一条延迟线的输出的第一输入、并且具有连接到所述两条串联连接的延迟线中的所述第一条延迟线的输入的第二输入。

9.根据权利要求6所述的多条延迟线，其特征在于，还包括插入在两个串联连接的延迟元件之间的至少一个多路复用器，所述至少一个多路复用器具有连接到所述两个串联连接的延迟元件中的第一个延迟元件的输出的第一输入、并且具有连接到所述两个串联连接的延迟元件中的所述第一个延迟元件的输入的第二输入。