[实用新型]一种锁存器及隔离电路

说明书

一种锁存器及隔离电路，锁存器包括第一级和k个第二级子结构；第一级子结构中，第一和第二负载第一端接第一端口，第一驱动电路分别接第一负载第二端和第二端口，第二驱动电路分别接第二负载第二端和第二端口；第i个第二级子结构中，第三负载第一端接第i‑1个第二级子结构第四负载第二端，第三负载第二端接第三驱动电路控制端、第i‑1个第二级子结构第三驱动电路第一端及第四驱动电路第一端，第四负载第一端接第i‑1个第二级子结构第三负载第二端，第四负载第二端接第四驱动电路控制端、第i‑1个第二级子结构第四驱动电路第一端及第三驱动电路第一端；1＜i≤k。采用上述方案可降低锁存器翻转幅度。

技术领域

本实用新型涉及电子电路技术领域，特别涉及一种锁存器及隔离电路。

背景技术

锁存器(Latch)是一种对电平敏感的存储器件，其主要功能是对输入信号的逻辑电平进行锁存，以使得其维持某种电平状态(例如逻辑“0”或逻辑“1”)并保持稳定。锁存器广泛应用于隔离电路、存储电路等诸多电路中。

基于双反相器结构的锁存器一种较为常见的锁存器结构；其中，两个反相器首尾相连，每个反相器由一个P型金属氧化物半导体场效晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，简称MOSFET)和一个N型MOSFET组成。具体地，如图1所示，基于双反相器结构的锁存器100可以包括有第一晶体管MP1、第二晶体管MN1、第三晶体管MP2和第四晶体管MN2；其中，所述第一晶体管MP1和第二晶体管MN1构成第一反相器(图中未标示)，所述第三晶体管MP2和第四晶体管MN2构成第二反相器(图中未标示)。在实际应用中，所述第一晶体管MP1和第三晶体管MP2的源极(以及衬底)可以连接电源Vdd(例如3.3V或1.8V)，所述第二晶体管MN1和第四晶体管MN2的源极(以及衬底)可以接地Vss(一般为0V)。所述锁存器100为双稳态锁存器，其具有两个锁存点，具体为同相锁存点A和反相锁存点B(或者可以互换)，两个锁存点锁存的逻辑电平相反。

对于锁存器而言，翻转幅度代表了其将锁存的信号识别为逻辑“0”和逻辑“1”之间的幅度差。现有技术中的锁存器100的翻转幅度为0V至电源电压Vdd。一般来说，翻转幅度为0V至电源电压Vdd的锁存器100可以满足大多数电路的应用需求；然而，随着集成电路技术的不断发展，对芯片面积和工艺成本的要求越来越高，常规的翻转幅度为0V至电源电压Vdd的锁存器100越来越无法满足高性能集成电路芯片的性能要求。

实用新型内容

本实用新型解决的技术问题是如何降低锁存器的翻转幅度。