[发明专利]锁存输入数据的电路、芯片、电子产品及方法

说明书

公开了一种用于锁存输入数据的电路、芯片、电子产品及方法。根据本公开内容的一个实施例，该电路包括：第一充放电控制单元、延迟单元以及包括第二节点的第二充放电控制单元；其中延迟单元被构造成：在要将第二节点保持在第一逻辑状态的单个时钟周期内，由延迟单元延迟时钟信号使得第二节点在时钟信号翻转为第一逻辑状态之后处于放电状态的放电时间段的长度在预定阈值与零之间。该电路、芯片、电子产品和方法至少能实现如下效果之一：降低电路工作过程中的IR压降，以及提高触发器的使用密度。

技术领域

本公开内容总体上涉及电路，更具体地，涉及一种用于锁存输入数据的电路、包括该电路的芯片、包括该芯片的电子产品及使用该电路锁存输入数据的方法。

背景技术

近年来，对集成电路的高速运算能力的需求日益增高。这要求电路设计者提供越来越快的组合电路和时序电路。具有锁存输入数据能力的触发器是集成电路中经常使用的单元。

触发器通常包括按预定的逻辑关系连接的多个开关。开关由时钟信号、输入数据、反馈信号等所控制。

高速触发器对于具有高速运算能力的集成电路是有益的。因此，改进触发器，尤其是高速触发器的性能是期望的。

发明内容

在下文中将给出关于本公开内容的简要概述，以便提供关于本公开内容的某些方面的基本理解。应当理解，此概述并不是关于本公开内容的穷举性概述。它并不是意图确定本公开内容的关键或重要部分，也不是意图限定本公开内容的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

本公开内容旨在改进用于锁存输入数据的电路，以用于例如高性能触发器，尤其是高性能高速触发器。

根据本公开内容的一个方面，提供了一种用于锁存输入数据的电路。该电路包括：第一充放电控制单元，包括第一节点和被电连接成通过切换第一节点的充放电状态来改变第一节点的电位的第一多个开关；延迟单元，用于接收时钟信号并延迟时钟信号以输出时钟延迟信号；以及第二充放电控制单元，包括第二节点和被电连接成通过切换第二节点的充放电状态来改变第二节点的电位的第二多个开关；其中，第一充放电控制单元被电连接成：第一充放电控制单元接收时钟信号和输入数据以切换第一节点的充放电状态；第二充放电控制单元被电连接成：第二节点的电位指示锁存的数据，并且第二充放电控制单元电连接第一节点并接收时钟延迟信号和以切换第二节点的充放电状态；并且延迟单元被构造成：在要将第二节点保持在第一逻辑状态的单个时钟周期内，由延迟单元延迟时钟信号使得第二节点在时钟信号翻转为第一逻辑状态之后处于放电状态的放电时间段的长度在预定阈值与零之间。

根据本公开内容的一个方面，提供了一种芯片。该芯片包括上述用于锁存输入数据的电路。

根据本公开内容的一个方面，提供了一种电子产品，包括：手机、计算机、数码摄像机、电视机、数码相机、机顶盒、路由器以及音响中的一个。

根据本公开内容的一个方面，提供了一种使用用于锁存输入数据的电路锁存输入数据的方法，该电路包括：第一充放电控制单元，包括第一节点和被电连接成通过对第一节点充电或放电来改变第一节点的电位的第一多个开关；延迟单元，用于接收时钟信号并延迟时钟信号以输出时钟延迟信号；以及第二充放电控制单元，包括第二节点和被电连接成通过对第二节点充电或放电来改变第二节点的电位的第二多个开关；其中，第一充放电控制单元被电连接成：第一充放电控制单元接收时钟信号和输入数据以切换第一节点的充放电状态；并且第二充放电控制单元被电连接成：第二节点的电位指示锁存的数据，并且第二充放电控制单元电连接第一节点并接收时钟延迟信号和以切换第二节点的充放电状态；该方法包括：向该电路输入为第一逻辑状态的输入数据；以及在要将第二节点保持在第一逻辑状态的单个时钟周期内，由延迟单元延迟时钟信号使得第二节点在时钟信号翻转为第一逻辑状态之后处于放电状态的放电时间段的长度在预定阈值与零之间。